[发明专利]制造半导体器件的方法无效

专利信息
申请号: 200810135174.3 申请日: 2008-08-13
公开(公告)号: CN101369520A 公开(公告)日: 2009-02-18
发明(设计)人: 郑镇基 申请(专利权)人: 海力士半导体有限公司
主分类号: H01L21/00 分类号: H01L21/00;H01L21/02;H01L21/027;H01L21/033;H01L21/311
代理公司: 北京集佳知识产权代理有限公司 代理人: 刘继富;顾晋伟
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种用于制造半导体器件的方法,该方法包括:在形成有蚀刻目标层的衬底上以特定间隔来形成多个第一硬掩模图案;沿着形成有所述第一硬掩模图案的衬底的阶梯形成牺牲层;在该牺牲层上形成第二硬掩模层;蚀刻该第二硬掩模层的一部分以暴露该牺牲层且形成保留在所述第一硬掩模图案之间的第二硬掩模图案;移除所述第一硬掩模图案与所述第二硬掩模图案之间的牺牲层;和使用所述第一硬掩模图案以及所述第二硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。
搜索关键词: 制造 半导体器件 方法
【主权项】:
1.一种制造半导体器件的方法,所述方法包括:在提供在衬底上的蚀刻目标层上形成多个第一硬掩模图案;在所述第一硬掩模图案上形成牺牲层,所述牺牲层与所述第一硬掩模图案共形并且限定多个结构和多个间隙;在所述牺牲层上形成第二硬掩模层,所述第二硬掩模层填充所述间隙;蚀刻所述第二硬掩模层的上部,以形成限定在所述间隙内的第二硬掩模图案,所述牺牲层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;移除在所述第一硬掩模图案与所述第二硬掩模图案之间的暴露的牺牲层,所述蚀刻目标层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;和使用所述第一硬掩模图案和所述第二硬掩模图案作为蚀刻掩模来蚀刻所述暴露的蚀刻目标层,以形成第一蚀刻目标图案和第二蚀刻目标图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810135174.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top