[发明专利]制造半导体器件的方法无效
| 申请号: | 200810135174.3 | 申请日: | 2008-08-13 |
| 公开(公告)号: | CN101369520A | 公开(公告)日: | 2009-02-18 |
| 发明(设计)人: | 郑镇基 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/02;H01L21/027;H01L21/033;H01L21/311 |
| 代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
| 地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供一种用于制造半导体器件的方法,该方法包括:在形成有蚀刻目标层的衬底上以特定间隔来形成多个第一硬掩模图案;沿着形成有所述第一硬掩模图案的衬底的阶梯形成牺牲层;在该牺牲层上形成第二硬掩模层;蚀刻该第二硬掩模层的一部分以暴露该牺牲层且形成保留在所述第一硬掩模图案之间的第二硬掩模图案;移除所述第一硬掩模图案与所述第二硬掩模图案之间的牺牲层;和使用所述第一硬掩模图案以及所述第二硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。 | ||
| 搜索关键词: | 制造 半导体器件 方法 | ||
【主权项】:
1.一种制造半导体器件的方法,所述方法包括:在提供在衬底上的蚀刻目标层上形成多个第一硬掩模图案;在所述第一硬掩模图案上形成牺牲层,所述牺牲层与所述第一硬掩模图案共形并且限定多个结构和多个间隙;在所述牺牲层上形成第二硬掩模层,所述第二硬掩模层填充所述间隙;蚀刻所述第二硬掩模层的上部,以形成限定在所述间隙内的第二硬掩模图案,所述牺牲层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;移除在所述第一硬掩模图案与所述第二硬掩模图案之间的暴露的牺牲层,所述蚀刻目标层暴露在所述第一硬掩模图案与所述第二硬掩模图案之间;和使用所述第一硬掩模图案和所述第二硬掩模图案作为蚀刻掩模来蚀刻所述暴露的蚀刻目标层,以形成第一蚀刻目标图案和第二蚀刻目标图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810135174.3/,转载请声明来源钻瓜专利网。
- 上一篇:酸化污泥膨润土颗粒的制备方法
- 下一篇:污水处理智能管理系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





