[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本发明要求2007年8月13日提交的韩国专利申请10-2007-0081120的优先权，其全部内容通过引用并入本文中。

技术领域

本发明涉及一种用于制造半导体器件的方法，更具体涉及一种能够通过一次曝光工艺而形成精细图案的制造半导体器件的方法。

背景技术

在半导体器件的制造工艺中，图案的最小间距由用于曝光设备中的光的波长确定。因此，随着半导体器件的集成密度快速增加，光刻工艺中的光源波长需要变得更短以形成具有较小间距的图案。然而，存在与减小光源的波长相关联的困难。虽然X射线或电子束(E束)可用于形成微图案，但由于技术限制及生产限制，它们仍处于实验水平。已经提出双曝光和蚀刻技术(DEET)作为克服此限制的替代方法。

图1A和图1B说明使用DEET来制造半导体器件的常规方法。在图1A中，在具有蚀刻目标层(未图示)的衬底1上形成第一光刻胶图案3。通过使用第一光刻胶图案3作为蚀刻掩模来蚀刻所述蚀刻目标层而形成蚀刻目标图案2。接着移除第一光刻胶图案3。

参考图1B，在所得结构上涂敷第二光刻胶(未图示)。实施曝光工艺和显影工艺以暴露蚀刻目标图案2上的图案。结果，形成第二光刻胶图案4。

虽然未图示，但通过使用第二光刻胶图案4作为蚀刻掩模来蚀刻所述蚀刻目标图案2。接着移除第二光刻胶图案4。以此方式，完成DEET工艺。

然而，当第一光刻胶图案3与第二光刻胶图案4之间的套刻精度低时，最终蚀刻目标图案的关键尺寸(CD)改变，因此，最终蚀刻目标图案的CD可具有不良的均匀性。

此外，非平坦化的第二光刻胶图案4下方的拓扑结构(topology)造成抗反射涂层(ARC)的不均匀形成，从而导致光刻胶在曝光工艺中的变形。

发明内容

本发明的实施方案涉及一种用于制造半导体器件的方法，其能够通过一次曝光工艺而形成精细图案。

根据本发明的一个方面，提供一种用于制造半导体器件的方法。该方法包括：在形成有蚀刻目标层的衬底上以特定间隔来形成多个第一硬掩模图案；沿着形成有第一硬掩模图案的衬底的梯阶形成牺牲层；在牺牲层上形成第二硬掩模层；蚀刻第二硬掩模层的一部分以暴露牺牲层和形成保留在第一硬掩模图案之间的第二硬掩模图案；移除在第一硬掩模图案与第二硬掩模图案之间的牺牲层；和使用第一硬掩模图案和第二硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。

根据本发明的另一方面，提供一种用于制造半导体器件的方法。该方法包括：在形成有蚀刻目标层的衬底上以恒定间隔来形成多个第一硬掩模图案；沿着形成有第一硬掩模图案的衬底的梯阶形成牺牲层；选择性地蚀刻牺牲层以形成暴露第一硬掩模图案的表面的牺牲图案；在牺牲图案之间形成第二硬掩模图案；移除在第一硬掩模图案与第二硬掩模图案之间的牺牲图案；和使用第一硬掩模图案和第二硬掩模图案作为蚀刻掩模来蚀刻所述蚀刻目标层。

附图说明

图1A和图1B说明使用双曝光和蚀刻技术(DEET)来制造半导体器件的常规方法。

图2A至图2F说明根据本发明第一实施方案的制造半导体器件的方法。

图3A至图3E说明根据本发明第一实施方案的半导体器件的显微照片。

图4A至图4G说明根据本发明第二实施方案的制造半导体器件的方法。

图5说明防止形成空隙的第二硬掩模层的显微照片。

具体实施方式

在下文中，将参考附图来详细地描述根据本发明的制造半导体器件的方法。

图2A至图2F说明根据本发明第一实施方案的制造半导体器件的方法。图3A至图3E为根据本发明第一实施方案的半导体器件的显微照片。

在图2A中，在衬底11上顺序地形成蚀刻目标层12和第一硬掩模层13。第一硬掩模层13用作用于蚀刻所述蚀刻目标层12的蚀刻掩模层。蚀刻目标层12由氧化物形成，第一硬掩模层13由多晶硅形成。

在第一硬掩模层13上形成含碳有机层(例如，非晶碳层14)。在非晶碳层14上形成氧氮化硅(SiON)层15、抗反射层16和多个光刻胶图案17。通过涂敷光刻胶并且曝光和显影涂敷的光刻胶来形成光刻胶图案17。

参考图2B，通过使用光刻胶图案17作为蚀刻掩模来蚀刻抗反射层16和氧氮化硅层15。通过使用蚀刻后的氧氮化硅层15作为蚀刻掩模来蚀刻非晶碳层14，由此形成氧氮化硅图案15A和非晶碳图案14A。