[发明专利]MOS晶体管体区的掺杂方法

摘要

本发明提供了一种MOS晶体管体区的掺杂方法，属于半导体集成电路及其制造技术领域。该方法是在栅电极两侧形成狭缝，通过该狭缝进行体区的离子注入掺杂。本发明由于体区重掺杂是通过栅电极两侧的狭缝进行，因此，实现了重掺杂区域在沟道区两侧呈条状，该条状重掺杂区能有效屏蔽漏电场对沟道和源端的影响，使器件具有良好的短沟道特性。且该条状重掺杂区在沟道两侧，沟道区内杂质浓度可以很低，使得器件具有高的载流子迁移率和好的亚阈特性。本发明可有效避免或缓解目前常规的体区掺杂方法所带来的问题。

主权项

1.一种MOS晶体管体区的掺杂方法，其步骤包括：1)在半导体衬底上定义有源区，生长栅介质层；2)淀积栅电极层和牺牲介质层一，光刻和刻蚀所淀积的介质层一和栅电极层形成栅电极图形；3)连续淀积牺牲介质层二和牺牲介质层三，去除栅电极上处于最外层的牺牲介质层三，而露出牺牲介质层二；4)以牺牲介质层一和牺牲介质层三为掩膜，腐蚀掉栅电极周围的牺牲介质层二，这样在栅电极两侧形成狭缝；5)以该狭缝为窗口进行离子注入，对体区进行掺杂，在栅电极两侧以下体区相应位置形成重掺杂区域；6)再淀积一层牺牲介质层二，回刻以填充栅电极两侧的狭缝；7)分别腐蚀去除牺牲介质层一、牺牲介质层三和牺牲介质层二后，进行常规源漏延伸区和接触区离子注入掺杂，最后进入常规CMOS后道工艺。