[发明专利]MOS晶体管体区的掺杂方法有效
| 申请号： | 200710177105.4 | 申请日： | 2007-11-09 |
| 公开（公告）号： | CN101150074A | 公开（公告）日： | 2008-03-26 |
| 发明（设计）人： | 张盛东;廖聪维;孙雷;陈文新;韩汝琦 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/266 |
| 代理公司： | 北京君尚知识产权代理事务所 | 代理人： | 贾晓玲 |
| 地址： | 100871*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | mos 晶体管 掺杂 方法 | ||
1.一种MOS晶体管体区的掺杂方法，其步骤包括：
1)在半导体衬底上定义有源区，生长栅介质层；
2)淀积栅电极层和牺牲介质层一，光刻和刻蚀所淀积的介质层一和栅电极层形成栅电极图形；
3)连续淀积牺牲介质层二和牺牲介质层三，去除栅电极上处于最外层的牺牲介质层三，而露出牺牲介质层二；
4)以牺牲介质层一和牺牲介质层三为掩膜，腐蚀掉栅电极周围的牺牲介质层二，这样在栅电极两侧形成狭缝；
5)以该狭缝为窗口进行离子注入，对体区进行掺杂，在栅电极两侧以下体区相应位置形成重掺杂区域；
6)再淀积一层牺牲介质层二，回刻以填充栅电极两侧的狭缝；
7)分别腐蚀去除牺牲介质层一、牺牲介质层三和牺牲介质层二后，进行常规源漏延伸区和接触区离子注入掺杂，最后进入常规CMOS后道工艺。
2.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述步骤1)中的半导体衬底为体硅片或SOI硅片。
3.如权利要求2所述的MOS晶体管体区的掺杂方法，其特征在于：当半导体衬底为体硅片时，有源区的确定采用浅槽隔离或LOCOS方法。
4.如权利要求2所述的MOS晶体管体区的掺杂方法，其特征在于：当半导体衬底为SOI硅片时，有源区的确定采用刻蚀或LOCOS方法。
5.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述步骤3)中采用化学机械抛光CMP技术在平坦表面的同时，去除栅电极上处于最外层的牺牲介质层三。
6.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述牺牲介质层一的厚度范围是20nm～40nm。
7.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述牺牲介质层二的厚度范围是10nm～100nm。
8.如权利要求6或7所述的MOS晶体管体区的掺杂方法，其特征在于：所述牺牲介质层三的厚度须大于栅电极层和介质层一的厚度之和。
9.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述牺牲介质层一和牺牲介质层三为同种材料，牺牲介质层二采用与牺牲介质层一和牺牲介质层三不同的材料。
10.如权利要求1所述的MOS晶体管体区的掺杂方法，其特征在于：所述栅电极材料为多晶硅或金属。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710177105.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：网管的多等级告警的网元或单板图标表示方法
- 下一篇：一种减肥保健食品
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
