[发明专利]DRAM中电容层的制作方法有效
| 申请号： | 200710171604.2 | 申请日： | 2007-11-30 |
| 公开（公告）号： | CN101452887A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 刘娟;李承赫 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242 |
| 代理公司： | 上海思微知识产权代理事务所 | 代理人： | 屈 蘅;李时云 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了DRAM中电容层的制作方法，它包括六个主要步骤：1.将光阻呈国际象棋棋盘中黑格或白格的排列方式显影在具有保护层的DRAM晶圆上；2.蚀刻保护层，保留光阻下保护层部分；3.淀积绝缘层，去除保护块顶部以及保护块之间的绝缘物，保留保护块侧边的绝缘物；4.挖掉保护块，保留保护块侧边的绝缘物，形成绝缘物竖框；5.淀积底部电极层，去除绝缘物竖框顶部的底部电极层部分；6.淀积介质层，淀积顶部电极。采用本发明的电容层制作方法可将电容层的制作线宽增大一倍，解决高技术节点的电容层制作线宽窄的问题，并能有效扩大电容层电容容量。 | ||
| 搜索关键词： | dram 电容 制作方法 | ||
【主权项】：
1、DRAM中电容层的制作方法，其特征在于，它包括以下步骤：步骤1：将光阻呈国际象棋棋盘中黑格或白格的排列方式显影在具有保护层的DRAM晶圆上，且相邻光阻之间具有间隙；步骤2：依照步骤1中光阻图案，蚀刻保护层，保留光阻下保护层部分，形成呈国际象棋棋盘中黑格或白格的排列方式的保护块；步骤3：淀积绝缘层，去除保护块顶部以及保护块之间的绝缘物，保留保护块侧边的绝缘物；步骤4：挖掉保护块，保留保护块侧边的绝缘物，形成绝缘物竖框；步骤5：淀积底部电极层，去除绝缘物竖框顶部的底部电极层部分；步骤6：淀积介质层，淀积顶部电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710171604.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
