[发明专利]半导体集成电路和测试方法有效

专利信息
申请号: 200710162801.8 申请日: 2007-10-08
公开(公告)号: CN101158707A 公开(公告)日: 2008-04-09
发明(设计)人: 武井一弘;大槻浩一 申请(专利权)人: 富士通株式会社
主分类号: G01R31/28 分类号: G01R31/28;G01R31/3185;G06F11/273;H01L21/822;H01L27/04
代理公司: 北京东方亿思知识产权代理有限责任公司 代理人: 赵淑萍
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种半导体集成电路和测试方法。半导体集成电路包括:输入/输出单元,其被包括于在传播延迟测试期间捕获的路径中,并且具有在输出总线上的输出级缓冲器;终端,其连接到输入/输出单元的输出总线和输入总线。外部负载或者测试设备能够连接到终端。输入/输出单元具有切换装置,其在第一路径和第二路径之间切换,第一路径在输出级缓冲器的输出侧环回,第二路径在输出级缓冲器的输入侧环回。在正常操作期间选择第一路径,在传播延迟测试期间选择第二路径。
搜索关键词: 半导体 集成电路 测试 方法
【主权项】:
1.一种半导体集成电路,包括:输入/输出单元,所述输入/输出单元被包括于在传播延迟测试期间捕获的路径中,并且具有在输出总线上的输出级缓冲器;和终端,所述终端耦合到所述输入/输出单元的输出总线和输入总线,并且能够连接到外部负载或者测试设备,其中,所述输入/输出单元具有切换装置,所述切换装置在第一路径和第二路径之间切换,所述第一路径在所述输出级缓冲器的输出侧环回,所述第二路径在所述输出级缓冲器的输入侧环回,并且所述第一路径在正常操作期间被选择,所述第二路径在所述传播延迟测试期间被选择。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710162801.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top