[发明专利]半导体存储器件

摘要

本发明提供一种半导体存储器件，其能够抑制与微制造相关联的晶体管特性差异的增加。在本发明的存储单元中，关于存取晶体管和驱动晶体管的沟道宽度的关系，使存取晶体管的沟道宽度制得比驱动晶体管的沟道宽度更大。也就是，由于与以最小设计尺寸设计的驱动晶体管相比，存取晶体管能够使沟道面积增大，因此可以抑制存取晶体管特性差异的增加。

主权项

1.一种半导体存储器件，包括：存储阵列，具有以矩阵形式排列的多个存储单元；字线，对应于存储单元行而形成；和位线对，对应于存储单元列而形成；其中，每个存储单元包括：包含第一N沟道MOS晶体管和第一P沟道MOS晶体管的第一倒相器、包含第二N沟道MOS晶体管和第二P沟道MOS晶体管的第二倒相器、以及第三和第四N沟道MOS晶体管；所述第一倒相器的输入节点连接到所述第二倒相器的输出节点，使得所述第一倒相器和所述第二倒相器可以形成触发器，并且所述第二倒相器的输入节点连接到所述第一倒相器的输出节点；所述第三N沟道MOS晶体管连接在对应位线对的一侧和所述第二倒相器的输入节点之间，并且栅极与对应字线电结合；所述第四N沟道MOS晶体管连接在所述对应位线对的另一侧和所述第一倒相器的输入节点之间，并且栅极与所述对应字线电结合；每个存储单元包括第一有源区、第二有源区以及第一至第四多晶硅布线，所述第一有源区形成在衬底上方形成的所述第一和第三N沟道MOS晶体管，所述第二有源区形成所述第二和第四N沟道MOS晶体管，以及所述第一至第四多晶硅布线分别对应于第一至第四N沟道MOS晶体管而形成，并且定位成使得可以横切对应的有源区且形成具有规定沟道长度和沟道宽度的沟道区域；在所述第一有源区内，所述第三N沟道MOS晶体管设计成比所述第一N沟道MOS晶体管的沟道长度和沟道宽度中至少之一更大，并且由于所述沟道长度和沟道宽度，所述第一N沟道MOS晶体管的阈值电压设计成比所述第三N沟道MOS晶体管的阈值电压更低；以及在所述第二有源区内，所述第四N沟道MOS晶体管设计成比所述第二N沟道MOS晶体管的沟道长度和沟道宽度中至少之一更大，并且由于所述沟道长度和沟道宽度，所述第二N沟道MOS晶体管的阈值电压设计成比所述第四N沟道MOS晶体管的阈值电压更低。