[发明专利]具有减小的电阻的埋置位线无效
| 申请号： | 200710123255.7 | 申请日： | 2007-07-02 |
| 公开（公告）号： | CN101106122A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 克里斯托夫·安德烈亚斯·克莱因特;克莱门斯·菲茨;乌尔丽克·贝韦尔斯多夫－扎尔勒特;克里斯托夫·路德维希;戴维·普里查德;托尔斯藤·米勒;侯赛因·布贝克尔 | 申请（专利权）人： | 奇梦达股份公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L23/532;H01L21/768 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 章社杲;吴贵明 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储单元阵列，包括多个存储单元。每一个存储单元均包括由半导体衬底内的对应的位线所限定的源极区和漏极区。每一条位线均具有掺杂半导体区以及与掺杂半导体区直接电接触的导电区。 | ||
| 搜索关键词： | 具有 减小 电阻 埋置位线 | ||
【主权项】：
1.一种存储单元阵列，包括：多个存储单元，每一个所述存储单元均包括由半导体衬底中的对应的位线所限定的源极区和漏极区，每一条所述位线均包括掺杂半导体区和形成在所述掺杂半导体区内的导电区，其中，所述导电区包括与所述掺杂半导体区不同的组成物质，所述导电区由沿着对应的位线的方向排列的所述多个存储单元中的至少两个存储单元共享。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奇梦达股份公司，未经奇梦达股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710123255.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于跨阻放大器的DC偏移消除
- 下一篇：改进的管状发电机
