[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200710104207.3 申请日: 2007-05-23
公开(公告)号: CN101170112A 公开(公告)日: 2008-04-30
发明(设计)人: 大田裕之 申请(专利权)人: 富士通株式会社
主分类号: H01L27/092 分类号: H01L27/092;H01L29/78;H01L21/8238;H01L21/336
代理公司: 隆天国际知识产权代理有限公司 代理人: 张龙哺
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件及其制造方法,该半导体器件具有形成于第一导电类型的第一有源区上的第一MOS晶体管和形成于第二导电类型的第二有源区上的第二MOS晶体管,该第一MOS晶体管具有第一栅电极结构、第一源/漏区、形成于第一源/漏区中的凹部以及掩埋凹部并生长在凹部上的半导体掩埋区,用以将应力施加到第一栅电极结构之下的沟道;该第二MOS晶体管具有第二栅电极结构、第二源/漏区以及形成于未形成凹部的第二源/漏区上的半导体外延层,优选将应力施加到第二栅电极结构之下的沟道。在CMOS器件中,利用应力能够提高性能并能够简化制造工艺。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底,包括第一导电类型的第一有源区以及第二导电类型的第二有源区;第一MOS晶体管,包括:第一栅电极结构,形成于所述第一有源区上;第二导电类型的第一源/漏区,形成于所述第一栅电极结构两侧的所述第一有源区中;凹部,从所述第一源/漏区的表面挖掘而成;以及第二导电类型的半导体掩埋区,生长成掩埋所述凹部并将应力施加到所述第一栅电极结构之下的沟道;以及第二MOS晶体管,不包含凹部,但包括:第二栅电极结构,形成于所述第二有源区上;第一导电类型的第二源/漏区,形成于所述第二栅电极结构两侧的所述第二有源区中;以及第一导电类型的半导体外延层,形成于所述第二源/漏区上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710104207.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top