[发明专利]掺杂区的形成方法无效
| 申请号： | 200710004755.9 | 申请日： | 2007-01-30 |
| 公开（公告）号： | CN101236924A | 公开（公告）日： | 2008-08-06 |
| 发明（设计）人： | 魏鸿基;毕嘉慧 | 申请（专利权）人： | 力晶半导体股份有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/8238;H01L21/265 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种掺杂区的形成方法，适用于一基底，基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极。其中这些第一栅极往第一方向延伸，这些第二栅极往二方向延伸，且第一方向与第二方向相交。此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。 | ||
| 搜索关键词： | 掺杂 形成 方法 | ||
【主权项】：
1. 一种掺杂区的形成方法，适用于一基底，所述基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中所述第一栅极往一第一方向延伸，所述第二栅极往一第二方向延伸，且所述第一方向与所述第二方向相交，所述方法包括：在平行所述第一栅极，且与所述基底的垂直切面夹一倾斜角θ的方向上，对所述基底进行一第一导电型掺杂剂注入工艺，于所述第一栅极之间形成一第一导电型掺杂区，其中，所述第二栅极阻挡所述第一导电型掺杂剂注入于所述第二栅极周围的所述基底中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司，未经力晶半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710004755.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
