[发明专利]掺杂区的形成方法

说明书

技术领域

本发明是有关于一种集成电路的制造方法，且特别是有关于一种掺杂区的形成方法。

背景技术

在半导体工业上，不论是早期的pn二极管、双载流子晶体管(BipolarTransistor)，或是目前使用的金属氧化物半导体晶体管(MOS)、逻辑元件与存储器元件等，这些固态元件(Solid State Device)都必须应用掺杂(Doping)的技术，制作出各种n型或p型掺杂区。

在现今的超大型集成电路工艺上，主要的掺杂技术有扩散法与离子注入法。离子注入法是将掺杂剂以离子的形式，借着提升它的能量(动能)，直接把它打进硅里面。由于离子注入法能够提供较佳的掺杂剂轮廓(DopantProfile)，且能对所注入的掺杂剂浓度高低进行调控，已成为目前最主要的掺杂技术。

然而，由于基底上并不是单只形成p型或是n型掺杂区。例如以CMOS元件而言，基底中不同区域就需要形成有P型阱区、N型源极/漏极区、N型阱区、P型源极/漏极区等各种掺杂剂浓度、轮廓深浅不一的各种掺杂区。因此，目前公知技术中，都是在进行离子注入的前，先利用光掩模与光刻蚀刻工艺，先形成图案化光致抗蚀剂层覆盖住不欲注入此种导电型离子的区域，的后始进行后续的工艺。

换言的，若是要形成上述P型阱区、N型源极/漏极区、N型阱区、P型源极/漏极区等等的掺杂区，往往会需要多道光掩模与光刻蚀刻步骤才能够完成。这不但使得整个工艺变得相当繁琐，拉长工艺时间，同时也导致了制造成本的增加。

发明内容

有鉴于此，依照本发明提供实施例的目的就是在提供一种掺杂区的形成方法，可以免除光掩模与光刻蚀刻工艺等步骤，缩短制造流程，并且降低制造成本。

依照本发明提供实施例的另一目的是提供一种掺杂区的形成方法，无须图案化光致抗蚀剂层的形成，即可于预定区域形成特定导电型的掺杂区。

本发明提出一种掺杂区的形成方法，适用于一基底，基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中这些第一栅极往一第一方向延伸，这些第二栅极往一第二方向延伸，且第一方向与第二方向相交，此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。

依照本发明的实施例所述的掺杂区的形成方法，更包括在平行第二栅极，且与基底的垂直切面夹一倾斜角δ的方向上，对基底进行第二导电型掺杂剂注入工艺，于这些第一栅极之间形成第一导电型掺杂区，其中，这些第一栅极阻挡第二导电型掺杂剂注入于这些第一栅极周围的基底中。

依照本发明的实施例所述的掺杂区的形成方法，其中这些第一栅极的高度为H1，这些第一栅极的间距为W1，倾斜角δ≥tan^-1(W1/H1)。

依照本发明的实施例所述的掺杂区的形成方法，其中这些第二栅极的高度为H2，这些第二栅极的间距为W2，倾斜角θ≥tan^-1(W2/H2)。

依照本发明的实施例所述的掺杂区的形成方法，其中基底上更包括第一有源区与第二有源区，这些第一栅极位于第一有源区上，这些第二栅极位于第二有源区上。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第一虚拟栅极，分别形成于第一有源区两侧，且平行第一栅极。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第二虚拟栅极，形成于第一有源区上，且分别位于第一虚拟栅极与第一栅极之间。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第三虚拟栅极，分别形成于第二有源区两侧，且平行第二栅极。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第四虚拟栅极，形成于第二有源区上，且分别位于第三虚拟栅极与第二栅极之间。

依照本发明的实施例所述的掺杂区的形成方法，其中第一方向大约垂直于第二方向。