[发明专利]存储器的制造方法及半导体元件的制造方法无效
| 申请号： | 200610143307.2 | 申请日： | 2006-11-03 |
| 公开（公告）号： | CN101174591A | 公开（公告）日： | 2008-05-07 |
| 发明（设计）人： | 何青原;萧国坤 | 申请（专利权）人： | 力晶半导体股份有限公司;株式会社瑞萨科技 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/336 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种存储器元件的制造方法。首先，在基底上依次形成隧穿介电层、第一硅材料层及掩模层。而后，在基底上形成沟槽，其都用隔离结构填满。接着，移除掩模层以暴露出第一硅材料层。随后，通过选择性硅生长工艺在第一硅材料层上形成第二硅材料层，用以填满隔离结构间的间隙。接着，移除部分隔离结构使其表面低于第二硅材料层表面。之后在基底上形成栅间介电层，其上再形成导体层。图案化导体层即形成控制栅极，并同时图案化第二硅材料层与第一硅材料层即形成浮动栅极。 | ||
| 搜索关键词： | 存储器 制造 方法 半导体 元件 | ||
【主权项】：
1.一种存储器的制造方法，包括：提供基底；在该基底上依次形成隧穿介电层、第一硅材料层与掩模层；图案化该掩模层、该第一硅材料层、该隧穿介电层与该基底，而在该基底中形成多个沟槽；形成多个隔离结构填满该多个沟槽；移除该掩模层以暴露出该第一硅材料层；进行选择性硅生长工艺，在该第一硅材料层上形成第二硅材料层，该第二硅材料层填满该多个隔离结构之间的间隙；移除部分该多个隔离结构，使该多个隔离结构表面低于该第二硅材料层表面；在该基底上形成栅间介电层；在该栅间介电层上形成导体层；以及图案化该导体层以形成控制栅极，并图案化该第二硅材料层与该第一硅材料层以形成多个浮动栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司;株式会社瑞萨科技，未经力晶半导体股份有限公司;株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610143307.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
