[发明专利]多芯片堆叠的封装方法及其封装结构

摘要

一种多芯片堆叠的封装结构，其包括：一基板、至少一第一芯片、及至少一第二芯片。基板具有绝缘层、金属层及焊罩层，其中金属层包括分别形成在绝缘层上端的一导电迹线区及一遮蔽区，焊罩层形成在金属层的导电迹线区上。第一、二芯片分别与导电迹线区电连接，并分别设置在焊罩层上，其中第一芯片的封装体与金属层的一表面连接，使得第一芯片位于焊罩层与金属层的遮蔽区之间；而第二芯片的封装体与金属层的另一表面连接，使得第二芯片位于焊罩层与金属层的遮蔽区之间。

主权项

1、一种多芯片堆叠的封装方法，其特征在于，该方法包括：提供一绝缘层；在该绝缘层上形成一金属层，其中该金属层包括一导电迹线区及一遮蔽区；在该金属层的该导电迹线区上形成一焊罩层；在该焊罩层上使用一封装胶以封装至少一第一芯片及至少一第二芯片，以形成一第一芯片的封装体及一第二芯片的封装体，并使该芯片与该导电迹线区实现电连接；以及弯折该绝缘层及该金属层，使该金属层的该遮蔽区表面及该绝缘层表面分别与该第一芯片的封装体及该第二芯片的封装体连接。