[发明专利]半导体非易失性存储电路有效
| 申请号： | 200580010047.5 | 申请日： | 2005-03-30 |
| 公开（公告）号： | CN1938784A | 公开（公告）日： | 2007-03-28 |
| 发明（设计）人： | 中村和之 | 申请（专利权）人： | 财团法人北九州产业学术推进机构 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C14/00;G11C11/412 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;刘宗杰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实现了可防止向存储保持用FET型晶体管的伪写入并能够稳定地保持存储的半导体非易失性存储电路，在设有在接地电位GND和位线BL之间形成源漏通路的第一FET型晶体管型MNM1和在接地电位GND和差动对线BL_之间形成源漏通路的第二FET型晶体管MNM2的该电路中，设有：将上述第一FET型晶体管MNM1的漏极端和位线BL之间的连接通断的第三FET型晶体管MNM3；将上述第二FET型晶体管MNM2的漏极端和差动对线BL_之间的连接通断的第四FET型晶体管MNM4。 | ||
| 搜索关键词： | 半导体 非易失性 存储 电路 | ||
【主权项】：
1.一种半导体非易失性存储电路，设有第一和第二MISFET型晶体管，其特征在于，所述第一和第二MISFET型晶体管的源极端共同连接于接地电位，所述第一和第二MISFET型晶体管的栅极端共同连接于第一字线，所述第一MISFET型晶体管的漏极端连接在位线上，所述第二MISFET型晶体管的漏极端连接在所述位线的差动对线上，其中设有：将所述第一MISFET型晶体管的漏极端与所述位线之间通断电的第一开关元件；以及将所述第二MISFET型晶体管的漏极端与所述差动对线之间通断电的第二开关元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于财团法人北九州产业学术推进机构，未经财团法人北九州产业学术推进机构许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580010047.5/，转载请声明来源钻瓜专利网。
