[发明专利]降低软性错误率的电阻性存储单元与其反相器及形成方法无效

专利信息
申请号: 200510072513.4 申请日: 2005-05-10
公开(公告)号: CN1697185A 公开(公告)日: 2005-11-16
发明(设计)人: 廖忠志 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/10 分类号: H01L27/10;H01L21/82
代理公司: 北京林达刘知识产权代理事务所 代理人: 刘新宇
地址: 台湾省新竹科学*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种降低软性错误率的电阻性存储单元与其反相器及形成方法。存储单元包括第一位元线、与第一位元线对偶的第二位元线、第一通栅、第二通栅、第一反相器、第二反相器、第一装置与第二装置。第一通栅耦接至第一位元线,第二通栅耦接至第二位元线,第一反相器的输出端透过第一通栅接收第一位元线信号,第二反相器的输出端透过第二通栅接收第二位元线信号,第一装置耦接于第一反相器的输出端与第二反相器的输入端之间,第二装置耦接于第二反相器的输出端与第一反相器的输入端之间,其中,当两反相器的输出端电压意外放电时,第一与第二装置可延长存储单元的电压放电时间。
搜索关键词: 降低 软性 错误率 电阻 存储 单元 与其 反相器 形成 方法
【主权项】:
1、一种可降低软性错误率的电阻性存储单元,所述可降低软性错误率的电阻性存储单元包括:一第一位元线;一第二位元线,为第一位元线的对偶位元线;一第一通栅,耦接至该第一位元线;一第二通栅,耦接至该第二位元线;一第一反相器,其输出端透过该第一通栅接收该第一位元线信号;一第二反相器,其输出端透过第二通栅接收第二位元线信号;一第一装置,耦接于该第一反相器的该输出端与该第二反相器的输入端之间;以及一第二装置,耦接于该第二反相器的该输出端与该第一反相器的输入端之间;其中, 当两反相器的该输出端电压意外放电时,第一与第二装置可延长该存储单元的电压放电时间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510072513.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top