[发明专利]全芯片的静电放电保护方法

摘要

一种全芯片的静电放电保护方法，芯片在临近其外周边的适当距离处包括一环绕的第一金属层与第二金属层，在第一金属层下方形成一与该芯片的第一导体型基材相反的第二导体型井，通过该临近其外周边适当距离处环绕的第二导体型井形成一大储存槽的电容来达到储存静电放电的功能，通过该方法可增加全芯片对静电放电的防护能力，且不用变动原来的集成电路的设计与制程，也不需额外增加面积。

主权项

1.一种全芯片的静电放电保护方法，在芯片(10)临近其外周边的适当距离处包括环绕的接高电压的第一金属层(21)、与位于所述第一金属层(21)上方接地的第二金属层(22)、及与所述第一金属层(21)耦合的焊垫(20)，其特征在于：将所述第一金属层(21)分为第一金属层一(21a)与第一金属层二(21b)；及在所述第一金属层一(21a)的下方形成一与所述芯片(10)的第一导体型基材(11)相反的第二导体型井(30)；且所述第二导体型井(30)上设有一氧化层(111)，所述氧化层(111)上设有一第一导体型多晶硅(12)，而所述第一金属层二(21b)通过一连接栓(213)与第一导体型多晶硅(12)连接；所述第一金属层一(21a)下设有一连接栓(211)，与所述第二导体型井(30)连接；又所述第一金属层二(21b)通过连接栓(221、212)依序与所述第二金属层(22)及第一导体型基材(11)连接；这样，所述芯片(10)可通过所述第二导体型井(30)、第一导体型多晶硅(12)、第一金属层一(21a)、第二金属层(22)形成大储存槽的并联电容以储存静电。