[发明专利]半导体集成电路及其检查方法

摘要

本发明的课题是，提供一种实现使用了BIST的存储器的冗余补救，能抑制冗余补救电路面积及扫描测试用电路的面积的增加的半导体集成电路及检查方法。备有：沿列方向具有一组补救用的冗余线的存储器104；测试图形发生部101；判断存储器104中是否存在不良单元的比较部102；检查存储器104时，取入从测试图形发生部101输入给存储器104的信号、以及来自比较部102的每个位的良好与否判断信号，检查存储器周边的逻辑时，用来观测向存储器104的输入信号的第一数据存储部105；表示故障的有无的状态的第二数据存储部106；以及补救可否判断部107，由第二数据存储部106保持第一数据存储部105的数据。

主权项

1.一种半导体集成电路，其特征在于：备有：沿列方向具有一组补救用的冗余线的存储器；发生对上述存储器特定的测试图形的测试图形发生部；读出来自上述存储器的输出，判断上述存储器中是否存在不良单元，输出包含每个位的良好与否判断信号的表示上述不良单元的存在与否的信号的比较部；检查上述存储器时，将从上述测试图形发生部输入给上述存储器的列地址信号的全部或一部分分支出来的信号、以及将从上述比较部生成的上述每个位的良好与否判断信号，作为不良地址数据取入，检查上述存储器周边逻辑时，形成扫描链的一部分，观测向上述存储器的输入信号用的第一数据存储部；输入上述比较部的输出信号，存储与上述不良单元的存在与否对应的故障的有无状态的第二数据存储部；以及将向上述第一数据存储部的输入和上述第一数据存储部的保持内容的输出作为输入，判断上述存储器能补救的补救可否判断部，上述第二数据存储部呈上述有故障的状态时，上述第一存储部保持上述第一数据存储部中保持的数据。