[发明专利]一种位于SOI衬底上的CMOS电路结构及其制作方法

摘要

本发明提供了一种位于SOI衬底上的CMOS电路结构，由栅电极、栅介质层、上下层硅锭有源区以及上下层硅锭有源区之间的隔离绝缘层所构成；下层硅锭位于衬底的隐埋氧化层之上，栅介质层位于上层硅锭有源区的顶部和两侧以及下层硅锭有源区的两侧；栅电极骑跨于栅介质层、上层硅锭、下层硅锭和硅锭间隔离绝缘层所构成的组件，其底部立于衬底的隐埋氧化层之上。本发明的CMOS电路结构具有超强的可缩小能力，超高的集成密度，并且显著减少互连线数和长度。本发明还提供了该CMOS电路结构的制备方法，包括在SOI衬底上进行氧注入和退火形成双有源层等步骤。

主权项

1.一种位于SOI衬底上的CMOS电路结构，其特征在于，所述CMOS电路结构由一栅电极，栅介质层，上层硅锭有源区，下层硅锭有源区，以及上下层硅锭有源区之间的隔离绝缘层所构成；所述下层硅锭位于衬底的隐埋氧化层之上，所述栅介质层位于上层硅锭有源区的顶部和两侧以及下层硅锭有源区的两侧；所述栅电极骑跨于所述栅介质层、上层硅锭、下层硅锭和硅锭间隔离绝缘层所构成的组件，其底部立于所述衬底的隐埋氧化层之上。