[发明专利]半导体存储装置及其控制方法有效
| 申请号： | 200380100615.1 | 申请日： | 2003-11-19 |
| 公开（公告）号： | CN1692451A | 公开（公告）日： | 2005-11-02 |
| 发明（设计）人： | 新林幸司 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C11/409;G11C11/416 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 高龙鑫;潘培坤 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储装置及其控制方法，该装置能够根据连续读出数据时进行中止功能的输出控制信号，进行数据的输出控制，同时对是否处于中止状态的通知信号进行同步操作，其中：将输出启动信号(/OE)作为中止命令共用时，通过同步化电路(1)，使输出启动信号(/OE)与时钟信号(CLK)同步化，而输出同步化输出启动信号(OEB_SYNC)。同步化输出启动信号(OEB_SYNC)供给到就绪控制电路(2)、输出缓冲电路(3)，数据输出和就绪信号(RDY)的输出控制与时钟信号(CLK)同步地进行。数据端子与时钟信号(CLK)同步化地成为高阻抗状态时，能够此相应地通知转移到中止状态的情况。能够迅速通知系统总线开放的情况。 | ||
| 搜索关键词： | 半导体 存储 装置 及其 控制 方法 | ||
【主权项】：
1、一种半导体存储装置，其与外部控制信号同步地进行连续的数据输出操作，其特征在于包括：输出控制端子，其输入作为数据的输出控制命令的同时，兼有连续数据输出时的中止命令的输出控制信号；同步化电路，其连接到上述输出控制端子，并与上述外部控制信号同步地获得上述输出控制信号并作为同步化输出控制信号而输出；输出缓冲电路，其根据上述同步化输出控制信号对数据输出的可否进行同步控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200380100615.1/，转载请声明来源钻瓜专利网。
