[发明专利]半导体器件及其制造方法无效
| 申请号： | 02131622.8 | 申请日： | 2002-09-11 |
| 公开（公告）号： | CN1405883A | 公开（公告）日： | 2003-03-26 |
| 发明（设计）人： | 秋山和隆 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L21/768 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 陈海红,段承恩 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体村底上边绝缘膜的布线区域上形成第1沟，电容区域上形成宽度比第1沟宽的第2沟。而且，淀积第1导体膜使其完全填埋第1沟，填埋第2沟到中途。进而，淀积电容绝缘膜使其填埋到第2沟的中途，其上淀积第2导体膜完全填埋第2沟。研磨第2导体膜、电容绝缘膜和第1导体膜的叠层膜直到绝缘膜露出，给第1沟内埋入由第1导体膜形成的布线和给第2沟内埋入由第1导体膜、电容绝缘膜和第2导体膜构成的电容。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1、一种半导体器件，包括：半导体衬底；在该半导体衬底上边形成的绝缘膜；在该绝缘膜上形成的第1沟内埋入的布线，使其表面实质上成为平坦；和由在上述绝缘膜上形成的比上述第1沟的宽度宽的第2沟内埋入的使其表面实质上成为平坦的，与上述布线材料相同的第1导体膜、电容绝缘膜以及第2导体膜的层叠结构形成的电容。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02131622.8/，转载请声明来源钻瓜专利网。
