“M·C·梅尔腾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]虚拟化精确的基于事件的采样的设备和方法-CN201780033170.1有效
发明人： M·C·梅尔腾;B·C·斯特朗;M·W·查诺韦思;G·G·周;A·科林;K·C·威尔;A·D·施密德;S·布拉塔诺夫;S·阿伯拉罕姆;J·W·布兰德特;A·亚辛 -专利权人：英特尔公司
申请日： 2017-05-24 - 公布日： 2023-05-23 - 主分类号： G06F9/455 文献下载
摘要：核包括存储器缓冲器并且在虚拟机内执行指令。处理器跟踪器捕捉跟踪数据并且将跟踪数据格式化为跟踪数据分组。基于事件的采样器响应于作为指令的执行的结果的某个类型的事件的发生而生成用于采样记录的现场数据。处理器跟踪器在接收到现场数据后进行以下操作：将现场数据格式化为采样记录的元素作为一组记录分组；将一组记录分组插入到跟踪数据分组之间作为组合分组流；以及将组合分组流存储在存储器缓冲器中作为一系列输出页。当在访客概况分析模式中时，核执行虚拟机监视器以使用多级页表将存储器缓冲器的输出页映射到主存储器的主机物理页。
虚拟精确基于事件采样设备方法

[发明专利]具有独立进位链的加法指令-CN202210121589.5在审
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;M·C·梅尔腾;李瞳;B·L·托尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2022-05-10 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了具有独立进位链的加法指令。提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。
具有独立进位加法指令

[发明专利]具有独立进位链的加法指令-CN201710828668.9有效
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;M·C·梅尔腾;李瞳;B·L·托尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2022-04-15 - 主分类号： G06F9/30 文献下载
摘要：提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。
具有独立进位加法指令

[发明专利]用于测试事务性执行状态的系统-CN201610081166.X有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2019-11-05 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于测试事务性执行状态的指令和逻辑-CN201610081121.2有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2019-11-05 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于测试事务性执行状态的系统-CN201610081114.2有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2019-11-05 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于测试事务性执行状态的指令和逻辑-CN201610081188.6有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2019-09-13 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于实现页级自动二进制转换的硬件剖析机制-CN201810665696.8在审
发明人： P·卡普瑞奥利;M·C·梅尔腾;M·M·艾尔－奥图姆;O·M·沙克;A·S·卡尼尔;S·斯里尼瓦斯;K·山田;V·萨卡;P·奥斯蔡克 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2018-12-18 - 主分类号： G06F8/52 文献下载
摘要：由性能监视硬件实现的硬件剖析机制实现页级自动二进制转换。该硬件在运行时期间标识存储器中包含潜在能被优化的指令的代码页。该硬件请求在所述存储器中分配与所述代码页相关联的新页，其中所述新页包含计数器的集合，并且所述计数器中的每一个对应于所述代码页中的指令中的一个。当该硬件检测到具有在该代码页内的分支目标的分支指令时，它使在该新页中具有与代码页中的分支目标相同的位置的计数器之一递增。重复该代码页的执行，并在分支目标落在该代码页之内时使计数器递增。该硬件然后将所述新页中的所述计数器值提供给二进制转换器以用于二进制转换。
计数器二进制转换分支目标指令二进制转换器标识存储器计数器递增剖析分支指令机制实现硬件检测硬件请求硬件实现存储器运行时集合递增关联监视重复分配优化

[发明专利]用于测试事务性执行状态的系统-CN201610081087.9有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2018-12-11 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于测试事务性执行状态的系统-CN201610081127.X有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2018-12-11 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]用于移动消除操作中的标志跟踪的系统和方法-CN201480014563.4有效
发明人： V·B·卡德吉;J·R·安德森;J·D·哈德利;李瞳;M·C·梅尔腾 -专利权人：英特尔公司
申请日： 2014-04-09 - 公布日： 2018-11-09 - 主分类号： G06F9/06 文献下载
摘要：用于涉及移动消除的数据操纵操作中的标志跟踪的系统和方法。示例处理系统包括：包括多个物理寄存器值的第一数据结构；包括多个引用所述第一数据结构的元素的多个指针的第二数据结构；包括多个移动消除集的第三数据结构，每一个移动消除集都包括表示两个或更多逻辑数据寄存器的两个或更多个比特，所述第三数据结构进一步包括与每一个移动消除集相关联的至少一个比特，所述至少一个比特表示一个或多个逻辑标志寄存器；包括与标志寄存器共享所述第一数据结构的元素的数据寄存器的标识符的第四数据结构；以及，被配置成执行移动消除操作的移动消除逻辑。
用于移动消除操作中的标志跟踪系统方法

[发明专利]用于实现页级自动二进制转换的方法、装置、系统、和设备-CN201280072148.5有效
发明人： P·卡普瑞奥利;M·C·梅尔腾;M·M·艾尔－奥图姆;O·M·沙克;A·S·卡尼尔;S·斯里尼瓦斯;K·山田;V·萨卡;P·奥斯蔡克 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2018-07-24 - 主分类号： G06F15/80 文献下载
摘要：由性能监视硬件实现的硬件剖析机制实现页级自动二进制转换。该硬件在运行时期间标识存储器中包含潜在能被优化的指令的代码页。该硬件请求在所述存储器中分配与所述代码页相关联的新页，其中所述新页包含计数器的集合，并且所述计数器中的每一个对应于所述代码页中的指令中的一个。当该硬件检测到具有在该代码页内的分支目标的分支指令时，它使在该新页中具有与代码页中的分支目标相同的位置的计数器之一递增。重复该代码页的执行，并在分支目标落在该代码页之内时使计数器递增。该硬件然后将所述新页中的所述计数器值提供给二进制转换器以用于二进制转换。
用于实现自动二进制转换硬件剖析机制

[发明专利]用于测试事务性执行状态的方法、装置和系统-CN201380028480.6有效
发明人： R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2018-03-30 - 主分类号： G06F11/22 文献下载
摘要：公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
用于测试事务性执行状态指令逻辑

[发明专利]具有独立进位链的加法指令-CN201180075816.5在审
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;M·C·梅尔腾;李瞳;B·L·托尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2014-08-27 - 主分类号： G06F9/30 文献下载
摘要：提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。
具有独立进位加法指令

1
共 14 条