“H·J·允”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]具有双沟道晶体管的堆叠存储器结构-CN202210968687.2在审
发明人： S·T·马;A·A·夏尔马;A·D·利拉克;H·J·允;S·B·克伦丹宁;V·H·勒;T·A·特罗尼克;U·阿兰 -专利权人：英特尔公司
申请日： 2022-08-12 - 公布日： 2023-05-16 - 主分类号： H10B12/00 文献下载
摘要：一种存储器结构包括字线导体的第一侧和位线导体之间的间隔体。半导体材料具有水平部分和接触部分，所述水平部分沿着字线导体的顶部和底部从所述位线导体延伸，所述接触部分在所述水平部分之间沿着所述字线导体的第二侧延伸并且连接所述水平部分。高κ电介质在所述半导体材料和所述字线导体之间。电容器具有第一导体、第二导体以及所述第一导体和所述第二导体之间的绝缘体，其中，所述第一导体沿着所述字线导体的第一侧接触所述半导体材料的接触部分，所述第二导体连接到接地端子。
具有沟道晶体管堆叠存储器结构

[发明专利]用于高密度存储器的具有背面沟道接触部的薄膜晶体管-CN202111269586.8在审
发明人： N·萨托;S·阿塔纳索夫;A·A·夏尔马;B·塞尔;C-J·古;A·森古普塔;M·V·梅斯;E·N·谭;H·J·允;T·W·拉乔伊;V·H·勒;P-H·王 -专利权人：英特尔公司
申请日： 2021-10-29 - 公布日： 2022-06-21 - 主分类号： H01L27/108 文献下载
摘要：描述了存储器装置中的集成电路(IC)结构。在示例中，IC结构包括存储器单元，该存储器单元包括沿着第一方向延伸的位线(BL)和在BL上方沿着与BL对角的第二方向延伸的沟道。在示例中，字线(WL)在与BL的第一方向垂直的第三方向延伸并且与沟道相交以沿着栅极控制的沟道长度控制沟道中的电流。在一些示例中，沟道在第一侧上经由存储节点接触部(SNC)电耦合到存储电容器并且在第二侧上经由位于所述沟道的下侧或背面上的位线接触部(BLC)电耦合到所述BL。
用于高密度存储器具有背面沟道接触薄膜晶体管

[发明专利]具有后端双壁电容器的集成电路装置-CN202111376013.5在审
发明人： A·A·夏尔马;N·萨托;S·李;S·B·克伦德宁;S·纳斯卡尔;M·昌德霍克;H·J·允;V·H·勒 -专利权人：英特尔公司
申请日： 2021-11-19 - 公布日： 2022-06-21 - 主分类号： H01L27/108 文献下载
摘要：描述了具有多个后端双壁电容器(DWC)的集成电路(IC)结构。在示例中，第一互连层设置在衬底之上并且第二互连层设置在第一互连层之上。在示例中，多个DWC设置在第一互连层或第二互连层中以提供电容来帮助第一互连层和第二互连层向IC结构中的一个或多个装置提供电信号布线和功率分配。在示例中，IC结构包括逻辑IC或耦合衬底。
具有后端电容器集成电路装置

[发明专利]薄膜鳍式晶体管结构的制造-CN202111373905.X在审
发明人： N·萨托;S·阿塔纳索夫;A·A·夏尔马;B·塞尔;C-J·古;E·N·谭;H·J·允;T·W·拉乔伊;V·H·勒;P-H·王;J·佩克;T·布朗-赫夫特 -专利权人：英特尔公司
申请日： 2021-11-19 - 公布日： 2022-06-21 - 主分类号： H01L29/78 文献下载
摘要：描述了使用间隔体作为鳍而制造的薄膜晶体管。在示例中，形成鳍式晶体管结构的方法包括在半导体衬底上图案化多个骨干支柱。该方法然后可以包括在多个骨干支柱和半导体衬底之上共形地沉积间隔体层。然后执行间隔体层的间隔体蚀刻以在骨干支柱上留下间隔体层的侧壁以形成鳍式晶体管结构的鳍。可以描述和要求保护其他实施例。
薄膜晶体管结构制造

[发明专利]晶体管沟道材料-CN202111331418.7在审
发明人： A·A·夏尔马;N·萨托;V·H·勒;S·阿塔纳索夫;A·S·古普塔;M·V·梅斯;H·J·允 -专利权人：英特尔公司
申请日： 2021-11-11 - 公布日： 2022-06-14 - 主分类号： H01L29/10 文献下载
摘要：本文公开的是晶体管沟道材料以及相关方法和设备。例如，在一些实施例中，晶体管可以包括沟道材料，该沟道材料包括具有第一导电类型的半导体材料，并且沟道材料还可以包括掺杂剂，该掺杂剂包括：(1)绝缘材料；和/或(2)具有与第一导电类型相反的第二导电类型的材料。
晶体管沟道材料

[发明专利]用于集成电路的具有低电阻过孔的镶嵌互连结构-CN202110980551.9在审
发明人： U·阿兰;K·L·林;M·雷什奥特克;S·阿塔纳索夫;C·杰泽斯基;C·内勒;M·科布林斯基;H·J·允 -专利权人：英特尔公司
申请日： 2021-08-25 - 公布日： 2022-03-29 - 主分类号： H01L23/522 文献下载
摘要：集成电路互连结构包括具有底部阻挡材料的金属化线和没有底部阻挡材料的金属化过孔。在金属化线的底部处的阻挡材料可以与在金属化线的侧壁上的阻挡材料一起减轻填充金属从线的扩散或迁移。在过孔的底部处没有阻挡材料可以减小过孔电阻和/或促进可以增强互连结构的可缩放性的高电阻阻挡材料的使用。可以将多种掩模材料和图案化技术集成到双镶嵌互连工艺中，以提供阻挡材料和不受阻挡材料的负担的低电阻过孔。
用于集成电路具有电阻镶嵌互连结构

[发明专利]用于集成电路结构的多高度多宽度互连线金属化部-CN202011545573.4在审
发明人： H·J·允;K·L·林 -专利权人：英特尔公司
申请日： 2020-12-24 - 公布日： 2021-12-28 - 主分类号： H01L23/522 文献下载
摘要：公开了一种集成电路金属化线，其具有平坦顶表面但不同的垂直高度，例如，以控制集成电路互连的层内电阻/电容。可以在通孔金属化部上方的两个厚度的电介质材料之间插入硬掩模材料层。在沉积硬掩模材料层之后，可以穿过硬掩模层图案化沟槽开口，以限定线金属化部在哪里将具有更大高度。在硬掩模材料层上方沉积一定厚度的电介质材料之后，可以穿过最上方厚度的电介质材料蚀刻沟槽图案，在沟槽不和硬掩模材料层中的开口重合的任何地方暴露硬掩模材料层。在硬掩模材料层被暴露的地方，沟槽蚀刻可能被延迟，从而获得不同深度的沟槽。可以利用金属化部填充不同深度的沟槽，然后进行平面化。
用于集成电路结构高度宽度互连金属化

[发明专利]半导体器件的背面触点-CN202010143694.X在审
发明人： A·D·利拉克;E·曼内巴赫;A·潘;R·E·申克尔;S·A·博亚尔斯基;W·拉赫马迪;P·R·莫罗;J·D·比勒费尔德;G·杜威;H·J·允 -专利权人：英特尔公司
申请日： 2020-03-04 - 公布日： 2020-09-22 - 主分类号： H01L23/535 文献下载
摘要：背面触点结构包括蚀刻选择性材料以促进背面触点的形成。集成电路结构包括正面触点区域，在正面触点区域下方的器件区域以及在器件区域下方的背面触点区域。器件区域包括晶体管。背面触点区域包括在晶体管的源极区域或漏极区域下方的第一电介质材料，在横向上与第一电介质材料相邻且在晶体管的栅极结构下方的第二电介质材料。非导电间隔体位于第一电介质材料和第二电介质材料之间。第一电介质材料和第二电介质材料相对于彼此和间隔体是可选择性蚀刻的。背面触点区域可以包括互连特征部，该互连特征部例如穿过第一电介质材料并接触源极/漏极区域的底面，和/或穿过第二电介质材料并接触栅极结构。
半导体器件背面触点