“C·J·休斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果48个，建议您升级VIP下载更多相关专利

[发明专利]用于8位浮点矩阵点积指令的装置、方法和系统-CN202310859375.2在审
发明人： N·梅勒普迪;A·F·海内克;R·凡伦天;M·J·查尼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-12-08 - 公布日： 2023-10-13 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于8位浮点矩阵点积指令的装置、方法和系统。描述了涉及8位浮点矩阵点积指令的系统、方法和装置。处理器实施例包括：取出电路，用于取出指令，该指令具有用于指定操作码和具有单精度元素的目的地矩阵的位置、第一源矩阵的位置和第二源矩阵的位置的字段，源矩阵具有各自包括8位浮点值的四元组的元素，该操作码用于指示执行电路用于引起：对于第一源矩阵的每个元素和第二源矩阵的对应元素，将8位浮点值转换为单精度值，将不同对的经转换的单精度值相乘以生成多个结果，并且将结果与目的地矩阵的对应元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如操作码所指定地对经解码的指令作出响应。
用于浮点矩阵指令装置方法系统

[发明专利]用于16比特浮点矩阵点积指令的装置、方法和系统-CN202180052812.9在审
发明人： A·F·海内克;R·凡伦天;M·J·查尼;M·阿德尔曼;C·J·休斯;E·吉奥加纳斯;Z·斯波伯;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-08-26 - 公布日： 2023-05-09 - 主分类号： G06F9/30 文献下载
摘要：描述涉及16比特浮点矩阵点积指令的系统、方法和装置。在一个实施例中，处理器包括：取得电路，取得单个指令，具有指定操作码以及具有单精度元素的M×N的目的地矩阵、M×K的第一源矩阵和K×N的第二源矩阵的位置的字段，源矩阵具有各自包括一对半精度浮点值的元素，操作码指示执行电路：对于第一源矩阵的每个元素和第二源矩阵的对应元素，使半精度浮点值转换为单精度值，使来自对中的第一值的经转换的单精度值一起相乘生成第一结果，使来自对中的第二值的经转换的单精度值一起相乘生成第二结果，以及使第一结果和第二结果与目的地矩阵的对应元素的先前内容累加；解码电路，对取得的指令解码；以及执行电路，如操作码指定地响应经解码的指令。
用于 16 比特浮点矩阵指令装置方法系统

[发明专利]无局部性提示的向量存储器访问处理器、方法、系统和指令-CN202210913541.8在审
发明人： C·J·休斯 -专利权人：英特尔公司
申请日： 2015-06-18 - 公布日： 2022-12-06 - 主分类号： G06F12/0811 文献下载
摘要：本申请公开了无局部性提示的向量存储器访问处理器、方法、系统和指令。一个方面的处理器包括多个紧缩数据寄存器和用于解码无局部性提示的向量存储器访问指令的解码单元。该无局部性提示的向量存储器访问指令指示多个紧缩数据寄存器中具有源紧缩存储器索引的紧缩数据寄存器。该源紧缩存储器索引具有多个存储器索引。该无局部性提示的向量存储器访问指令用于针对将以这些存储器索引进行访问的多个数据元素的无局部性提示提供给处理器。该处理器也包括与解码单元和多个紧缩数据寄存器耦合的执行单元。该执行单元用于响应于该无局部性提示的向量存储器访问指令，访问基于多个存储器索引的多个存储器位置处的多个数据元素。
局部性提示向量存储器访问处理器方法系统指令

[发明专利]数据元素比较处理器、方法、系统和指令-CN201680049798.6有效
发明人： A·K·米什拉;E·T·格罗科斯基;J·D·皮尔斯;D·T·马尔;E·科恩;E·乌尔德-阿迈德-瓦尔;J·考博尔圣阿德里安;R·凡伦天;M·J·查尼;C·J·休斯;M·B·吉尔卡尔 -专利权人：英特尔公司
申请日： 2016-08-24 - 公布日： 2022-08-26 - 主分类号： G06F9/30 文献下载
摘要：处理器包括解码单元，该解码单元用于对指令解码，该指令用于指示将包括至少四个数据元素的第一源紧缩数据操作数，用于指示将包括至少四个数据元素的第二源紧缩数据操作数，并且用于指示一个或多个目的地存储位置。执行单元响应于该指令，用于将至少一个结果掩码操作数存储在(多个)目的地存储位置中。该至少一个结果掩码操作数将包括用于第一和第二源紧缩数据操作数中的一个中的、处于相同的相对位置中的每个对应数据元素的不同的掩码元素。每个掩码元素都用于指示源紧缩数据操作数中的所述一个中的对应数据元素是否等于源紧缩数据操作数中的另一个中的数据元素中的任何数据元素。
数据元素比较处理器方法系统指令

[发明专利]无局部性提示的向量存储器访问处理器、方法、系统和指令-CN201810179089.0有效
发明人： C·J·休斯 -专利权人：英特尔公司
申请日： 2015-06-18 - 公布日： 2022-08-16 - 主分类号： G06F12/0811 文献下载
摘要：本申请公开了无局部性提示的向量存储器访问处理器、方法、系统和指令。一个方面的处理器包括多个紧缩数据寄存器和用于解码无局部性提示的向量存储器访问指令的解码单元。该无局部性提示的向量存储器访问指令指示多个紧缩数据寄存器中具有源紧缩存储器索引的紧缩数据寄存器。该源紧缩存储器索引具有多个存储器索引。该无局部性提示的向量存储器访问指令用于针对将以这些存储器索引进行访问的多个数据元素的无局部性提示提供给处理器。该处理器也包括与解码单元和多个紧缩数据寄存器耦合的执行单元。该执行单元用于响应于该无局部性提示的向量存储器访问指令，访问基于多个存储器索引的多个存储器位置处的多个数据元素。
局部性提示向量存储器访问处理器方法系统指令

[发明专利]自适应远程原子操作-CN202111598128.9在审
发明人： C·J·贝克曼;S·S·苏里;C·J·休斯;L·向;R·阿格拉沃尔 -专利权人：英特尔公司
申请日： 2021-12-24 - 公布日： 2022-07-01 - 主分类号： G06F15/173 文献下载
摘要：本申请公开了自适应远程原子操作。所公开的实施例涉及原子存储器操作。在一个示例中，一种装置包括：多个处理器核，高速缓存层级结构，本地执行单元，和远程执行单元，和自适应远程原子操作单元。高速缓存层级结构包括在第一级处的本地高速缓存和在第二级处的共享高速缓存。如果本地高速缓存存储包括用于原子操作的数据的高速缓存行，则本地执行单元用于在第一级处执行原子操作。远程执行单元用于在第二级处执行原子操作。自适应远程原子操作单元用于确定是在第一级处还是在第二级处执行第一原子操作以及是否将高速缓存行从共享高速缓存复制到本地高速缓存。
自适应远程原子操作

[发明专利]用于8位浮点矩阵点积指令的装置、方法和系统-CN202111490110.7在审
发明人： N·梅勒普迪;A·F·海内克;R·凡伦天;M·J·查尼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-12-08 - 公布日： 2022-07-01 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于8位浮点矩阵点积指令的装置、方法和系统。描述了涉及8位浮点矩阵点积指令的系统、方法和装置。处理器实施例包括：取出电路，用于取出指令，该指令具有用于指定操作码和具有单精度元素的目的地矩阵的位置、第一源矩阵的位置和第二源矩阵的位置的字段，源矩阵具有各自包括8位浮点值的四元组的元素，该操作码用于指示执行电路用于引起：对于第一源矩阵的每个元素和第二源矩阵的对应元素，将8位浮点值转换为单精度值，将不同对的经转换的单精度值相乘以生成多个结果，并且将结果与目的地矩阵的对应元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如操作码所指定地对经解码的指令作出响应。
用于浮点矩阵指令装置方法系统

[发明专利]按索引分散至寄存器以及数据元素重布置处理器、方法、系统和指令-CN201680048981.4有效
发明人： C·J·休斯;J·S·朴 -专利权人：英特尔公司
申请日： 2016-08-08 - 公布日： 2022-06-17 - 主分类号： G06F9/30 文献下载
摘要：处理器包括解码单元，该解码单元用于对指令进行解码，该指令指示具有源数据元素的源紧缩数据操作数，并指示目的地存储位置。源数据元素中的每个源数据元素都具有源数据元素值和源数据元素位置。响应于该指令，执行单元存储结果紧缩数据操作数，该结果紧缩数据操作数具有各自都具有结果数据元素值和结果数据元素位置的结果数据元素。每个结果数据元素值为以下之一：(1)等于最接近源操作数的一端的、具有等于结果数据元素的结果数据元素位置的源数据元素位置的源数据元素值的源数据元素的源数据元素位置；以及(2)当没有源数据元素具有等于结果数据元素的结果数据元素位置的源数据元素值时，为替代值。
索引分散寄存器以及数据元素布置处理器方法系统指令

[发明专利]用于执行将矩阵变换为行交错格式的指令的系统和方法-CN202210302956.1在审
发明人： R·萨德;R·凡伦天;B·托尔;C·J·休斯;A·F·海内克;E·乌尔德-阿迈德-瓦尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2019-08-27 - 公布日： 2022-06-14 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于执行将矩阵变换为行交错格式的指令的系统和方法。所公开实施例涉及用于执行用于将矩阵变换为行交错格式的指令的系统和方法。在一个示例中，处理器包括：取出和解码电路，用于取出并解码指令，该指令具有用于指定操作码以及源和目的地矩阵的位置的字段，其中操作码指示处理器用于将所指定的源矩阵变换为具有行交错格式的所指定的目的地矩阵；以及执行电路，用于通过经由以下操作将所指定的源矩阵变换为所指定的RowInt格式化的目的地矩阵来对经解码的指令作出响应：以行为主或列为主的顺序使所指定的源矩阵的每个J元素子列的J个元素交错为所指定的目的地矩阵的K宽度子矩阵，K宽度子矩阵具有K列和足够的行以保存J个元素。
用于执行矩阵变换交错格式指令系统方法

[发明专利]用于执行快速转换片并且将片用作一维向量的指令的系统-CN202210287299.8在审
发明人： B·托尔;C·J·休斯;D·鲍姆;E·乌尔德-阿迈德-瓦尔;R·萨德;R·凡伦天;M·J·查尼;A·F·海内克 -专利权人：英特尔公司
申请日： 2019-08-27 - 公布日： 2022-06-14 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于执行快速转换片并且将片用作一维向量的指令的系统。所公开实施例涉及用于执行用于快速转换矩阵(片)并且将矩阵(片)用作一维向量的指令的系统。在一个示例中，处理器包括：取出电路，用于取出指令，该指令具有用于指定操作码、二维(2D)矩阵和一维(1D)向量的位置、以及包括所指定的2D矩阵的行、行的部分、多个行、列、列的部分、多个列和矩形子片中的一个的一组元素的字段，并且其中操作码用于指示所指定的组在2D矩阵与1D向量之间的移动；解码电路，用于对所取出的指令进行解码；以及执行电路，用于响应于经解码的指令，当操作码指定从1D移动时，将所指定的1D向量的内容移动到所指定的一组元素。
用于执行快速转换并且用作向量指令系统

[发明专利]用于转换16位浮点格式的指令的装置、方法和系统-CN202110987430.7在审
发明人： A·F·海奈克;R·凡伦天;M·J·查尼;M·阿德尔曼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-08-26 - 公布日： 2022-04-12 - 主分类号： G06F9/30 文献下载
摘要：描述了与用于转换16位浮点格式的指令有关的系统、方法和装置。在一个实施例中，处理器包括：取出电路，用于取出单条指令，该单条指令具有用于指定操作码、源向量的位置和目的地向量的位置的字段，源向量包括N个数量的多个16位半精度浮点元素，目的地向量用于存储N个数量的多个16位bfloat浮点元素，操作码用于指示执行电路用于将源向量的元素中的每个元素从16位半精度浮点格式转换为16位bfloat浮点格式并将每个经转换的元素存储到目的地向量的对应位置中；解码电路，用于将取出的单条指令解码为经解码的单条指令；以及执行电路，用于如操作码所指定地对经解码的单条指令作出响应。
用于转换 16 浮点格式指令装置方法系统

[发明专利]用于执行快速转换片并且将片用作一维向量的指令的系统-CN202111564181.7在审
发明人： B·托尔;C·J·休斯;D·鲍姆;E·乌尔德-阿迈德-瓦尔;R·萨德;R·凡伦天;M·J·查尼;A·F·海内克 -专利权人：英特尔公司
申请日： 2019-08-27 - 公布日： 2022-03-25 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于执行快速转换片并且将片用作一维向量的指令的系统。所公开实施例涉及用于执行用于快速转换矩阵(片)并且将矩阵(片)用作一维向量的指令的系统。在一个示例中，处理器包括：取出电路，用于取出指令，该指令具有用于指定操作码、二维(2D)矩阵和一维(1D)向量的位置、以及包括所指定的2D矩阵的行、行的部分、多个行、列、列的部分、多个列和矩形子片中的一个的一组元素的字段，并且其中操作码用于指示所指定的组在2D矩阵与1D向量之间的移动；解码电路，用于对所取出的指令进行解码；以及执行电路，用于响应于经解码的指令，当操作码指定从1D移动时，将所指定的1D向量的内容移动到所指定的一组元素。
用于执行快速转换并且用作向量指令系统

[发明专利]伴随数据类型转换来加载和存储矩阵数据-CN202011523329.8在审
发明人： M·阿德尔曼;R·凡伦天;G·斯塔普;Y·波拉克;A·格雷德斯廷;S·卢巴诺维奇;Z·斯波比尔;M·J·查尼;C·J·休斯;A·F·海内克;E·吉奥加纳斯 -专利权人：英特尔公司
申请日： 2020-12-21 - 公布日： 2021-12-28 - 主分类号： G06F17/16 文献下载
摘要：公开了用于伴随数据类型转换来加载和存储矩阵数据的实施例。在实施例中，处理器包括解码器和执行电路。解码器用于对指令解码，该指令具有包括操作码字段、第一目的地操作数字段和第一源操作数字段的格式，操作码字段用于指定操作码，第一目的地操作数字段用于指定第一目的地矩阵位置，第一源操作数字段用于指定第一源矩阵位置。执行电路用于响应于经解码的指令，以将来自由第一源矩阵位置指定的第一源矩阵的多个源元素位置的数据元素从第一数据类型转换为第二数据类型以生成多个经转换的数据元素，并将多个经转换的数据元素中的每一个存储在由第一目的地矩阵位置指定的第一目的地矩阵中的多个目的地元素位置中的一个中。
伴随数据类型转换加载存储矩阵数据

[发明专利]矩阵转置和乘法-CN202011526227.1在审
发明人： M·阿德尔曼;R·凡伦天;B·济夫;A·格雷德斯廷;S·卢巴诺维奇;Z·斯波比尔;M·J·查尼;C·J·休斯;A·F·海内克;E·吉奥加纳斯;B·帕姆 -专利权人：英特尔公司
申请日： 2020-12-22 - 公布日： 2021-12-28 - 主分类号： G06F17/16 文献下载
摘要：公开了用于矩阵转置和乘法操作的实施例。在实施例中，处理器包括解码器和执行电路。解码器用于对指令解码，该指令具有包括操作码字段、第一目的地操作数字段、第一源操作数字段和第二源操作数字段的格式，操作码字段用于指定操作码，第一目的地操作数字段用于指定目的地矩阵位置，第一源操作数字段用于指定第一源矩阵位置，第二源操作数字段用于指定第二源矩阵位置。执行电路用于响应于经解码的指令，以：对第一源矩阵进行转置以生成经转置的第一源矩阵；使用经转置的第一源矩阵并使用第二源矩阵来执行矩阵乘法以生成结果；以及将结果存储在目的地矩阵位置中。
矩阵乘法

[发明专利]矩阵数据按行分散和收集-CN202011545444.5在审
发明人： C·J·休斯;A·F·海内克;R·瓦伦汀;M·阿德尔曼;E·乔甘纳斯;M·J·查尼;N·A·舒斯特罗夫;S·巴格索尔基 -专利权人：英特尔公司
申请日： 2020-12-24 - 公布日： 2021-12-28 - 主分类号： G06F17/16 文献下载
摘要：公开了用于按行收集和分散矩阵数据的实施例。在实施例中，处理器包括储存器矩阵、解码器和执行电路。所述解码器要对具有格式的指令进行解码，所述格式包括用于指定操作码的操作码字段和用于指定不规则间隔存储器位置集合的第一操作数字段。所述执行电路要响应于经解码的指令，计算与所述不规则间隔存储器位置集合相对应的地址集合，并在所述储存器与所述不规则间隔存储器位置集合之间转移数据行集合。
矩阵数据分散收集

1
2
3
4
下一页»
尾页
共 48 条