“S·S·苏里”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]用于加载多个数据元素的处理器、方法、系统和指令-CN201780058647.1有效
发明人： W·C·哈森普劳伽;C·J·纽本;小西蒙·C·史迪力;S·S·苏里 -专利权人：英特尔公司
申请日： 2017-08-30 - 公布日： 2023-10-20 - 主分类号： G06F9/30 文献下载
摘要：一个方面的处理器包括多个紧缩数据寄存器和用于对指令解码的解码单元。该指令用于指示多个紧缩数据寄存器中用于存储源紧缩存储器地址信息的紧缩数据寄存器。源紧缩存储器地址信息包括多个存储器地址信息数据元素。执行单元与解码单元和多个紧缩数据寄存器耦合，该执行单元响应于指令而用于：从各自都与多个存储器地址信息数据元素中的不同存储器地址信息数据元素对应的多个存储器地址加载多个数据元素；以及将被加载的多个数据元素存储在目的地存储位置中。该目的地存储位置不包括多个紧缩数据寄存器中的寄存器。
用于加载数据元素处理器方法系统指令

[发明专利]用于多核架构的近数据加速的技术-CN202210150309.3在审
发明人： S·拉杰;S·S·苏里;K·肖夫莱明;S·C·小斯蒂利 -专利权人：英特尔公司
申请日： 2022-02-18 - 公布日： 2022-09-27 - 主分类号： G06F12/0806 文献下载
摘要：示例包括用于多核架构的近数据加速技术。在处理器的存储器控制器中包含的近数据处理器可以响应于工作请求，经由一个或多个存储器通道访问与近数据处理器耦合的存储器设备中维护的数据，所述工作请求用于使用访问的数据执行内核、应用或循环例程来生成值。近数据处理器向工作请求的请求者提供已生成值的指示。
用于多核架构数据加速技术

[发明专利]自适应远程原子操作-CN202111598128.9在审
发明人： C·J·贝克曼;S·S·苏里;C·J·休斯;L·向;R·阿格拉沃尔 -专利权人：英特尔公司
申请日： 2021-12-24 - 公布日： 2022-07-01 - 主分类号： G06F15/173 文献下载
摘要：本申请公开了自适应远程原子操作。所公开的实施例涉及原子存储器操作。在一个示例中，一种装置包括：多个处理器核，高速缓存层级结构，本地执行单元，和远程执行单元，和自适应远程原子操作单元。高速缓存层级结构包括在第一级处的本地高速缓存和在第二级处的共享高速缓存。如果本地高速缓存存储包括用于原子操作的数据的高速缓存行，则本地执行单元用于在第一级处执行原子操作。远程执行单元用于在第二级处执行原子操作。自适应远程原子操作单元用于确定是在第一级处还是在第二级处执行第一原子操作以及是否将高速缓存行从共享高速缓存复制到本地高速缓存。
自适应远程原子操作

[发明专利]多插槽系统中的远程原子操作-CN201811454558.1在审
发明人： D·N·贾亚西姆哈;S·S·苏里;C·J·休斯;J·斯凡恩布林;Y-C·刘;S·R·范多伦;D·A·考法蒂 -专利权人：英特尔公司
申请日： 2018-11-30 - 公布日： 2019-07-09 - 主分类号： G06F15/163 文献下载
摘要：所公开的实施例涉及多插槽系统中的远程原子操作(RAO)。在一个示例中，由请求者插槽的高速缓存控制电路执行的方法包括：接收来自请求者CPU核的RAO指令，为所寻址的高速缓存行确定归属插槽中的归属代理，将对所寻址的高速缓存行的对所有权的请求(RFO)提供给归属代理，等待归属代理使所寻址的高速缓存行无效并且从高速缓存检取所寻址的高速缓存行的最新副本、或者从存储器取出所寻址的高速缓存行，接收确认和所寻址的高速缓存行，对所接收的高速缓存行原子地执行RAO指令，随后接收来自一个或多个请求者CPU核的对所寻址的高速缓存行的多个本地RAO指令；并且独立于归属代理对所接收的高速缓存行执行多个本地RAO指令。
高速缓存行寻址归属代理指令原子操作多插槽插槽高速缓存控制电路存储器高速缓存接收确认最新副本所有权取出归属

[发明专利]远程原子操作指令-CN201810559064.3在审
发明人： D·N·贾亚西姆哈;J·斯凡恩布林;S·S·苏里;C·J·休斯;J·S·朴;L·向 -专利权人：英特尔公司
申请日： 2018-06-01 - 公布日： 2019-01-15 - 主分类号： G06F9/30 文献下载
摘要：所公开的实施例涉及原子存储器操作。在一个示例中，一种以原子方式且以弱排序执行指令的方法包括：由取出电路系统从代码存储设备中取出所述指令，所述指令包括操作码、源标识符和目的地标识符；由解码电路系统对所取出指令进行解码；由调度电路在系统中的多个电路当中选择执行电路；由所述调度电路按照一定顺序关于其他指令而乱序调度对经解码指令的执行，所述顺序被选择为优化等待时间、吞吐量、功率和性能中的至少一项；以及由数执行电路执行所述经解码指令以便：以原子方式从由所述目的地标识符标识的位置中读取数据；如所述操作码指定的那样对所述数据执行操作，所述操作将使用由所述源标识符标识的源操作数；并且将结果写回到所述位置中。
指令取出调度电路解码指令原子方式源标识符操作码电路标识符代码存储设备解码电路系统选择执行电路标识符标识存储器操作解码电路系统乱序调度数据执行原子操作源操作数吞吐量排序优化

[发明专利]具有存储器系统性能、功率减小和原子支持特征的可配置空间加速器的处理器、方法和系统-CN201810685952.X在审
发明人： M·C·阿德莱尔;C·周;N·C·克拉戈;K·弗莱明;K·D·格洛索普;A·雅尔埃尔;P·M·马罗利亚;小西蒙·C·史迪力;S·S·苏里 -专利权人：英特尔公司
申请日： 2018-06-28 - 公布日： 2019-01-15 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了具有存储器系统性能、功率减小和原子支持特征的可配置空间加速器的处理器、方法和系统。描述了关于可配置空间加速器的系统、方法和装置。在一个实施例中，处理器包括：多个处理元件；以及互连网络，在多个处理元件之间，该互连网络用于接收包括多个节点的数据流图的输入，其中，数据流图用于被覆盖到互连网络和多个处理元件中，并且每一个节点被表示为多个处理元件中的数据流操作器，并且多个处理元件用于当传入操作数集到达多个处理元件时执行操作。该处理器还包括流送器元件，用于从存储器系统的两个或更多个层级预取传入操作数集。
处理元件处理器存储器系统互连网络可配置加速器功率减小数据流图操作数方法和装置数据流操作流送器层级预取覆盖申请