“赖理学”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202210554384.6在审
发明人：吴高铭;赖理学;姜慧如;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-20 - 公布日： 2023-03-24 - 主分类号： H01L21/8238 文献下载
摘要：本发明实施例提供了半导体结构及其形成方法。可以在衬底上方形成多个垂直堆叠件。每个垂直堆叠件从底部到顶部包括底部电极、介电柱和顶部电极。可以在多个垂直堆叠件上方形成连续的有源层和栅极介电层。牺牲间隔件形成在多个垂直堆叠件周围。通过用介电填充材料填充牺牲间隔件的相邻对之间的间隙，可以在牺牲间隔件周围形成至少一个介电壁结构。牺牲间隔件由栅电极替代。每个栅电极可以横向围绕沿着第一水平方向布置的垂直堆叠的对应行。
半导体结构及其形成方法

[发明专利]制造集成电路器件的方法和集成电路器件-CN202210160032.2在审
发明人： 赖理学;吴高铭;姜慧如;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-22 - 公布日： 2022-08-09 - 主分类号： H01L21/768 文献下载
摘要：本发明实施例提供了一种集成电路器件，包括位于衬底上方的金属互连件内的介电结构。介电结构包括空腔。第一介电层提供空腔的腔顶。第二介电层提供空腔的底板。不同于第一介电层和第二介电层的材料提供空腔的侧边缘。在空腔的中心区域中，空腔具有恒定高度。可选择高度以在空腔之上和之下的部件之间提供低寄生电容。空腔的顶板可以是平坦的。可在顶板上方形成栅极电介质。当采用后段制程(BEOL)晶体管时，介电结构对于减少寄生电容特别有用。本发明实施例还提供了另一种集成电路器件和制造集成电路器件的方法。
制造集成电路器件方法

[发明专利]具有栅极堆叠件的集成电路及集成电路的形成方法-CN201810376848.2有效
发明人：程冠伦;赖理学;蔡庆威;杨凯杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-25 - 公布日： 2022-03-08 - 主分类号： H01L29/78 文献下载
摘要：本文中提供了具有栅极堆叠件的集成电路和用于形成所述集成电路的方法的实例。在一些实例中，一种方法包括接收工件，所述工件包括：设置在沟道区上方的侧壁间隔件对、设置在沟道区上并且沿着所述侧壁间隔件对中的第一间隔件的垂直表面延伸的栅极电介质、以及设置在高k栅极电介质上并且沿着垂直表面延伸的覆盖层。在覆盖层和高k栅极电介质上形成成形部件。去除设置在成形部件和第一间隔件之间的高k栅极电介质的第一部分和覆盖层的第一部分，以留下沿着垂直表面延伸的高k栅极电介质的第二部分和覆盖层的第二部分。
具有栅极堆叠集成电路形成方法

[发明专利]金属栅极finFET器件及其制造方法-CN201210280801.9有效
发明人：杨玉麟;彭辞修;叶致锴;赖理学 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-08-08 - 公布日： 2013-12-04 - 主分类号： H01L21/336 文献下载
摘要：包括具有鳍的衬底的方法和器件。在鳍上形成金属栅极结构。金属栅极结构包括在鳍上形成的应力金属层，使得应力金属层从STI部件延伸至第一高度，第一高度大于鳍高度。在应力金属层上形成导电金属层。本发明提供了金属栅极finFET器件及其制造方法。
金属栅极 finfet 器件及其制造方法

[发明专利]鳍式场效应晶体管及其形成方法-CN201010501836.1有效
发明人： 赖理学;郭紫微;叶致锴;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-09-30 - 公布日： 2011-04-27 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种鳍式场效应晶体管及其形成方法，该鳍式场效应晶体管在一基底的上方具有一鳍式沟道本体。一栅极置于上述鳍式沟道本体的上方。至少一源/漏极区邻接于上述鳍式沟道本体。上述至少一源/漏极区实质上未包含任何鳍式结构。本发明可使存储单元的尺寸缩减。
场效应晶体管及其形成方法

[发明专利]具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法-CN200910142994.X有效
发明人： 赖理学;林俊成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-05-20 - 公布日： 2010-07-07 - 主分类号： H01L27/088 文献下载
摘要：本发明是有关于一种具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法，该方法包括以下步骤：提供一半导体基材；形成一第一绝缘区以及一第二绝缘区于该半导体基材中，且彼此相对；形成一具有一倒T形的磊晶半导体区，且包括：一水平盘，包括一底部，介于并邻接该第一绝缘区与该第二绝缘区，其中该水平盘的一底表面接触于该半导体基材；以及一鳍片，邻接该水平盘并在其上方；形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部；以及形成一栅极电极于该栅极介电体的上方。本发明还提供了一种具有倒T形鳍片多重栅晶体管的集成电路结构。因此本发明最终的鳍片场效应晶体管可以具有高驱动电流。
具有形鳍片多重晶体管集成电路结构形成方法

[发明专利]具有低程式化电流的相变记忆体-CN200610059584.5有效
发明人： 赖理学;邓端理;林文钦;游腾健;蔡蕙芳;王成翔;王式禹 -专利权人：台湾积体电路制造股份有限公司;铼德科技股份有限公司
申请日： 2006-03-13 - 公布日： 2007-04-25 - 主分类号： H01L45/00 文献下载
摘要：本发明是有关于一种具有低程式化电流的相变记忆体，此相变记忆体包括一位于介电层中的导电极、一位于导电极上的下电极层、一位于下电极层上的相变材质层以及一位于相变材质层上的上电极层。此相变记忆体可另包括一介于相变材质层及上电极层之间的散热层。上电极层及下电极层的电阻率大于相变材质层于结晶状态下的电阻率为较佳。本发明降低了所需要的程式化的电流。其次是下电极层的上表面积与导电电极的上表面面积的比值较高，可有效减少下电极层与相变材质之间的合金化现象。再者，利用举离的制程技术以及堆叠结构的设计而能减少所需要的罩幕数量。
具有程式化电流相变记忆体

[发明专利]磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法-CN200510126142.3有效
发明人：林文钦;邓端理;赖理学;王昭雄;赖逢时 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-11-30 - 公布日： 2006-11-01 - 主分类号： G11C11/15 文献下载
摘要：本发明提供一种磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，具体涉及一种对于磁性存储单元的写入与读取的非破坏性方法，包括对于对应于受选取的磁性存储单元的受选取的读取线进行取样以获得第一信号，施加磁场至该受选取的磁性存储单元，对于该受选取的读取线进行取样以获得第二信号，比较该第一信号与第二信号以辨别该受选取的磁性存储单元的逻辑状态。本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。
磁性存储单元阵列辨别逻辑状态方法

[发明专利]半导体装置与浮动栅极存储器-CN200510114470.1无效
发明人： 赖理学;陈宏玮;李文钦;季明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-10-27 - 公布日： 2006-09-13 - 主分类号： H01L29/788 文献下载
摘要：本发明提供一种半导体装置与浮动栅极存储器，该半导体装置与浮动栅极存储器包括一栅极结构，其包括：位于一基底上的一穿隧氧化层；位于穿隧氧化层上的一浮动栅极；位于浮动栅极上的一介电层；以及位于介电层上的一控制栅极。半导体装置更包括：沿着栅极结构相对边缘的间隙壁；一第一杂质区，其具有第一型掺杂物并从栅极结构的一第一边缘侧向分隔；以及一第二杂质区，其具有与第一型相反的一第二型掺杂物，且其大体位于一间隙壁下方并大体对准于该栅极结构的一第二边缘。本发明所述的半导体装置与浮动栅极存储器可快速编程，并且可达成多种电位的编程以表示出多种的储存状态。
半导体装置浮动栅极存储器

[发明专利]磁性随机存取记忆体的写入线路及其制造方法-CN200510066413.0有效
发明人：林文钦;邓端理;赖理学;王昭雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-04-20 - 公布日： 2005-11-02 - 主分类号： G11C11/15 文献下载
摘要：本发明是有关于一种磁性随机存取记忆体的写入线路及其制造方法，其中该磁性随机存取记忆体主要包括磁性穿隧式接面、第一写入线路以及正交于第一写入线路的第二写入线路，且第一写入线路与第二写入线路其中至少一者的宽度小于磁性穿隧式接面的宽度。本发明的写入线路的宽度小于MTJ晶胞质或是守护层，以增加MRAM记忆体阵列的磁场。此外，该方法还可减少因写入线路的不平坦CMP表的宽度，可以有效缩小MRAM记忆体所使用的面积。并且使用环绕的磁性材面而导致元件缺陷的可能性。
磁性随机存取记忆体写入线路及其制造方法

1
共 10 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top