“西蒙·约翰·克拉斯克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]比较器和存储器区域检测电路和方法-CN201710800012.6有效
发明人： 西蒙·约翰·克拉斯克 -专利权人： ARM 有限公司;安谋科技（中国）有限公司
申请日： 2017-09-07 - 公布日： 2023-08-18 - 主分类号： G06F7/06 文献下载
摘要：本申请涉及比较器和存储器区域检测电路和方法。比较器电路包括进位保留加法器CSA电路，该CSA电路关于在第一输入值、第二输入值、与第一输入值和第二输入值相关联的进位输入值以及第三输入值中的对应位位置，生成部分和位的集合和进位位的集合，该CSA电路包括反相器电路，以提供第三输入值和由第一输入值和第二输入值组成的组之间的相对取反；以及组合器电路，以将部分和位的集合、在更高有效位方向被偏移预定数量的位进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一输入值和第二输入值的和。
比较存储器区域检测电路方法

[发明专利]用于处理存储器访问操作的装置和方法-CN201711349052.X有效
发明人： 西蒙·约翰·克拉斯克 -专利权人： ARM 有限公司;安谋科技（中国）有限公司
申请日： 2017-12-15 - 公布日： 2023-07-11 - 主分类号： G06F11/07 文献下载
摘要：本公开涉及用于处理存储器访问操作的装置和方法。本描述了用于处理存储器访问操作，且特别是用于处理在处理这种存储器访问操作期间发生的故障的装置和方法。所述装置具有用于执行包括存储器访问指令的程序指令的处理电路以及用于将所述处理电路联接至存储器系统的存储器接口。所述处理电路可在同步故障处理模式和异步故障处理模式之间切换。当处于所述同步故障处理模式中时，所述处理电路对所述程序指令的执行施加约束。所述装置能够选择性地利用与故障的异步报告相关联的更高性能以及与故障的同步报告相关联的改进的故障处理的优点。
用于处理存储器访问操作装置方法

[发明专利]非对称一致性协议-CN201680073139.6有效
发明人：安东尼·约翰·彭顿;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2016-09-14 - 公布日： 2023-03-31 - 主分类号： G06F12/0815 文献下载
摘要：装置(2)具有第一处理电路(6)和第二处理电路(4)。第二处理电路4具有至少一个硬件机构(10)、(30)，其提供比为第一处理电路(6)提供的更高级别的故障保护或故障检测。一致性控制电路(45、80、82)根据非对称一致性协议来控制第一和第二处理电路(6、4)对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路(6)的本地高速缓存(8)中的数据的仅本地更新与第二处理电路(4)的本地高速缓存(8)中的数据的仅本地更新相比受到限制。
对称一致性协议

[发明专利]分支指令-CN201780017738.0有效
发明人：托马斯·克里斯多夫·格鲁卡特;理查德·罗伊·格里森思怀特;西蒙·约翰·克拉斯克;弗朗索瓦·克里斯托弗·雅克·波特曼;布兰得利·约翰·史密斯 -专利权人： ARM有限公司
申请日： 2017-03-21 - 公布日： 2023-03-07 - 主分类号： G06F9/30 文献下载
摘要：一种数据处理系统提供分支转发指令(BF)，其具有指定要分支到的分支目标地址和标识该分支转发指令之后的程序指令的分支点的可编程参数，当到达该分支转发指令时，后跟到分支目标地址的分支。
分支指令

[发明专利]程序循环控制-CN201780017789.3有效
发明人：阿拉斯代尔·格兰特;托马斯·克里斯多夫·格鲁卡特;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2017-03-21 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：数据处理系统提供循环结束指令，用于在指定程序循环体的开始指令的地址的所述程序循环体的结束处使用。循环控制电路(1000)用于在使用由循环结束指令提供的循环控制数据的程序循环体的第二次和随后通过时控制程序循环体的重复执行，而不需要在每个循环结束时明确地执行循环结束指令。
程序循环控制

[发明专利]装置和方法-CN202180023840.8在审
发明人：尤瓦尔·埃拉德;詹森·帕克;理查德·罗伊·格里森思怀特;西蒙·约翰·克拉斯克;亚历山大·唐纳德·查尔斯·查德威克 -专利权人： ARM有限公司
申请日： 2021-03-08 - 公布日： 2022-11-11 - 主分类号： G06F12/14 文献下载
摘要：一种装置包括：转换电路，其用于执行转换操作以在第二存储器地址空间内生成经转换的第二存储器地址作为第一存储器地址空间内的第一存储器地址的转换，其中该转换电路被配置为根据存储在一个或多个转换信息地址处的转换信息来生成该经转换的第二存储器地址；权限电路，其用于执行检测权限信息的操作以指示对于给定第二存储器地址是否准许对该给定第二存储器地址进行存储器访问；以及访问电路，其用于在该权限信息指示准许对该给定第二存储器地址进行存储器访问时允许访问存储在该给定第二存储器地址处的数据；该访问电路被配置为选择性地允许由该转换电路访问转换信息地址，而无需该权限电路已经完成该检测权限信息的操作以指示是否准许对该转换信息地址进行存储器访问。
装置方法

[发明专利]用于使用与指针相关联的范围信息来执行指令的装置和方法-CN201680039576.6有效
发明人： 西蒙·约翰·克拉斯克 -专利权人： ARM 有限公司
申请日： 2016-06-14 - 公布日： 2022-08-02 - 主分类号： G06F12/14 文献下载
摘要：装置2包括一个或多个有界指针存储元件60，每个有界指针存储元件60用于存储具有相关联的范围信息64的指针62，该相关联的范围信息64指示针对指针62的地址的可允许范围。处理电路4响应于标识了给定的有界指针存储元件的第一类型的指令70，针对地址的目标范围执行预定操作，该地址的目标范围至少部分地基于与存储在给定的有界指针存储元件60中的指针相关联的范围信息64被确定。
用于使用指针相关范围信息执行指令装置方法

[发明专利]可变长度指令处理模式-CN201680030360.3有效
发明人： 西蒙·约翰·克拉斯克 -专利权人： ARM 有限公司;安谋科技（中国）有限公司
申请日： 2016-04-07 - 公布日： 2022-07-22 - 主分类号： G06F9/30 文献下载
摘要：一种数据处理装置(2)以第一操作模式和第二操作模式进行操作，所述第一操作模式具有准备好执行处理操作的第一组处理电路(8，12，18，20，22)，所述第二操作模式具有准备好执行处理操作的第二组处理电路(8，12，14，18，20，22，24)。所述处理器使用第一模式和第二模式中的可选择的一个模式来处理支持的指令集内的程序指令的第一真子集(32)。所述指令集内的程序指令的第二真子集(34)需要由在所述第二模式下操作的所述处理器处理。在操作模式中未激活的处理电路(14，24)可以被置于低功率状态。
可变长度指令处理模式

[发明专利]用于多线程数据处理的装置、方法和计算机可读存储介质-CN201610180138.3有效
发明人：迈克尔·约翰·威廉姆斯;西蒙·约翰·克拉斯克 -专利权人： ARM 有限公司
申请日： 2016-03-25 - 公布日： 2022-04-08 - 主分类号： G06F11/30 文献下载
摘要：本公开涉及在多线程数据处理装置中的事件监控。在执行多线程数据处理的装置中，事件处理电路自数据处理电路接收指示已在数据处理操作期间发生的事件的事件信息。可见性配置储存器保持一组可见性配置值，各可见性配置值与多个线程中的一线程相关联且事件处理电路调适此电路对事件信息的使用以限制事件信息对线程的软件的可见性，这些线程不同于当产生事件信息的线程的可见性配置值具有预定值时产生事件信息的线程。如此允许支持多线程事件监控，同时保护事件信息不受希望将其可见性对其他线程的软件限制的特定线程的影响。
用于多线程数据处理装置方法计算机可读存储介质

[发明专利]具有不同的性能或能量消耗特征的第一处理模式和第二处理模式的处理流水线-CN201680030854.1有效
发明人：马克斯·约翰·巴特利;西蒙·约翰·克拉斯克;伊恩·迈克尔·考尔菲尔德;彼得·理查德·格林哈尔格;艾伦·约翰·斯基尔曼;安东尼·约翰·彭顿 -专利权人： ARM有限公司
申请日： 2016-03-31 - 公布日： 2022-02-22 - 主分类号： G06F9/38 文献下载
摘要：一种装置(2)具有处理流水线(4)，该处理流水线(4)支持至少第一处理模式和第二处理模式，该第一处理模式和第二处理模式具有不同的能量消耗或性能特征。在第一处理模式和第二处理模式两者中可访问存储结构(22、30、36、50、40、64、44)。在选择第二处理模式时，控制电路(70)触发存储结构的条目子集(102)被置于省电状态中。
具有不同性能能量消耗特征第一处理模式第二流水线

[发明专利]数据处理设备中的系统错误处置-CN201580063372.1有效
发明人：迈克尔·约翰·威廉姆斯;理查德·罗伊·格里森怀特;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2015-10-21 - 公布日： 2022-02-11 - 主分类号： G06F11/07 文献下载
摘要：提供了用于数据处理的设备及数据处理的方法。响应于数据处理指令进行数据处理操作。若数据处理操作未成功，则设置错误异常条件。确定是否存在错误存储器障碍条件并取决于是否存在错误存储器障碍条件来进行错误存储器障碍程序。若设置错误异常条件且若设置错误遮蔽条件，则错误存储器障碍程序包括：设置延迟错误异常条件；以及清除错误异常条件。
数据处理设备中的系统错误处置

[发明专利]安全模式状态的数据访问追踪-CN201680039960.6有效
发明人：托马斯·克里斯托弗·乔洛卡特;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2016-05-26 - 公布日： 2021-09-07 - 主分类号： G06F21/52 文献下载
摘要：本案提供一种数据处理装置，当处理电路(154)进入与函数调用关联的安全模式时，装置使用标记电路(174)以将访问追踪标记(SFPA)设定至第一值，且在操作于与该函数调用关联的安全模式下的处理电路检测到对预定状态数据进行至少一个类型的第一访问之后，切换访问追踪标记至第二值，该预定状态数据如浮点寄存器数据。随后，访问追踪标记可与延迟保护程序指令(VLSTM)及延迟加载程序指令(VLLDM)关联使用，以控制是否执行状态数据的推送操作及状态数据的恢复操作，以防止在非安全模式下对该状态数据的访问。
安全模式状态数据访问追踪

[发明专利]差错纠正比特-CN202011553026.0在审
发明人：马克·杰拉尔德·拉文;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2020-12-24 - 公布日： 2021-07-02 - 主分类号： G11C29/42 文献下载
摘要：本文涉及差错纠正比特。提供了一种数据处理装置，其包括存储电路，该存储电路包括多条线，所述多条线中的每一者包括数据值。访问电路一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，这些差错比特检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。
差错纠正比特

[发明专利]寄存器提供操作码指令-CN202011295367.2在审
发明人：约翰·迈克尔·霍尔利;西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2020-11-18 - 公布日： 2021-06-11 - 主分类号： G06F9/30 文献下载
摘要：指令具有操作码和至少一个数据操作数，所述操作码标识对所述至少一个数据操作数执行的数据处理操作。对于指定至少一个源寄存器的寄存器提供操作码指令，所述操作码的至少一部分是由存储在所述寄存器提供操作码指令的所述至少一个源寄存器中的数据的第一部分表示的寄存器提供操作码，并且所述至少一个数据操作数包括由存储在所述至少一个源寄存器中的数据的第二部分表示的数据。所述寄存器提供操作码用于在针对所述寄存器提供操作码指令的相同指令编码支持的不同的数据处理操作之间进行选择。
寄存器提供操作指令

[发明专利]用于触发动作的装置和方法-CN201980030434.7在审
发明人： 西蒙·约翰·克拉斯克 -专利权人： ARM有限公司
申请日： 2019-05-02 - 公布日： 2020-12-18 - 主分类号： G06F11/34 文献下载
摘要：提供了一种用于触发动作执行的装置和方法。一个示例装置包括存储器访问电路，用于从存储器的存储器位置检索数据值。该装置还包括动作触发电路，用于确定是要根据第一解释还是第二解释来解释数据值，并且当确定要根据第二解释来解释数据值时，确定数据值是否定义了要执行的动作。当确定数据值定义了要执行的动作时，动作触发电路将触发动作的执行。
用于触发动作装置方法

1
2
下一页»
尾页
共 30 条