“荣世立”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果85个，建议您升级VIP下载更多相关专利

[发明专利]一种串行总线接口电路及其控制方法和计算机主板-CN202310946317.3在审
发明人： 荣世立;李岩 -专利权人：浪潮（山东）计算机科技有限公司
申请日： 2023-07-28 - 公布日： 2023-10-27 - 主分类号： G06F13/10 文献下载
摘要：本发明涉及硬件设计领域，公开了一种串行总线接口电路及其控制方法和计算机主板，包括：控制器、开关电路、通信线缆和C型串行总线接口；C型串行总线接口通过通信线缆与计算机处理器连接，以实现数据交互，以实现数据交互；控制器用于获取串口类型转换指令，并根据串口类型转换指令生成控制信号；开关电路与通信线缆的目标链路和控制器均连接，以获取控制信号并根据控制信号控制目标链路的传输状态，从而控制C型串行总线接口的类型；本发明通过控制与配置信号引脚连接的目标链路的传输状态，控制该配置信号引脚的工作状态，以实现C型串行总线接口的类型转换。无需设置不同类型的控制器，在满足用户需求的基础上，降低串行总线接口电路的成本。
一种串行总线接口电路及其控制方法计算机主板

[发明专利]一种链路阻抗一致性的控制方法、装置及介质-CN202310717336.9在审
发明人： 荣世立;李岩 -专利权人：浪潮（山东）计算机科技有限公司
申请日： 2023-06-16 - 公布日： 2023-09-19 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种链路阻抗一致性的控制方法、装置及介质，适用于高速信号优化技术领域。该方法在原有解决板卡内部的阻抗一致性的基础上，考虑到各板卡之间的传输方向进行控制，实现信号发送和接收两个方向上分析链路阻抗不连续的问题，打破传统设计中同一个板卡部件上的信号两个传输方向阻抗一致性的设计方法，在不同的传输方向下，根据各板卡的阻抗参数比较结果和板卡类型确定临界接收端位置的目标板卡，使得当前各板卡的阻抗参数的阻抗突变位置点靠近接收端，以减少信号反射的能量，在阻抗突变不可避免的情况下减少反射带来的影响以减少阻抗突变次数，提高信号传输质量。
一种阻抗一致性控制方法装置介质

[发明专利]一种走线阻抗检测方法、系统、电子设备及可读存储介质-CN202310627162.7在审
发明人：林少玲;荣世立 -专利权人：浪潮（山东）计算机科技有限公司
申请日： 2023-05-29 - 公布日： 2023-09-05 - 主分类号： G06F30/398 文献下载
摘要：本申请公开了一种走线阻抗检测方法、系统、电子设备及可读存储介质，涉及PCB设计领域，该走线阻抗检测方法包括：确定待计算总线将待计算总线划分为多个区域，多个区域中包括铜片区域和过孔线区域；分别计算各个区域的子阻抗数据；基于各子阻抗数据计算待计算总线的实际阻抗数据。本申请考虑了铜片和过孔线对走线阻抗的影响，能够提升阻抗分析精度，同时先将待计算总线分拆离散后进行分析，再整合检查分析，避免了高速链路中间的异常设计导致的阻抗异常，从而避免走线阻抗突变、反射等影响信号质量，规避印刷电路板设计缺陷。
一种阻抗检测方法系统电子设备可读存储介质

[实用新型]一种PCB板上的天线焊接结构-CN202320916043.9有效
发明人：林少玲;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-04-21 - 公布日： 2023-08-29 - 主分类号： H05K3/34 文献下载
摘要：本实用新型涉及PCB板上焊接领域，具体公开一种PCB板上的天线焊接结构，PCB板上设置净空区域，净空区域的左侧和左下侧各设置若干左侧接地焊盘，净空区域内左下侧设置至少一个左侧贴片焊盘，最左侧的左侧贴片焊盘位于最右侧的左侧接地焊盘右侧。本实用新型在PCB板上预留多个焊盘区域，各个频段的天线根据自身结构选择相应的焊盘进行焊接，无需重新设计和改版PCB板，使多个频段的天线可以使用同一版的PCB板，节省设计时间和成本，且便于PCB板的备货管理。
一种 pcb 天线焊接结构

[发明专利]一种PCB板外元素查询方法、装置、设备和存储介质-CN202210571400.2有效
发明人：林少玲;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-05-24 - 公布日： 2023-08-25 - 主分类号： H05K3/00 文献下载
摘要：本发明公开一种PCB板外元素查询方法、装置、设备和存储介质，属于PCB布线设计技术领域。方法包括：遍历当前PCB板各层的所有元素，获取每个元素所对应的元素边界坐标；根据所有元素所对应的元素边界坐标和板框范围，获取元素范围坐标；根据所述元素范围坐标获取工作区边界坐标；根据所述工作区边界坐标获取工作区范围；根据所述元素边界坐标，所述工作区范围和板框范围，筛选获得元素边界坐标位于工作区范围内，并且位于板框范围外的元素作为板外元素。通过实施本发明能够迅速选定PCB制图过程中临时设置于板框以外的元素，并进行相应管理；便于在PCB制图过程中及时调整工作区范围，保障计算机制图过程流畅。
一种 pcb 元素查询方法装置设备存储介质

[发明专利]一种印刷电路板链路连接装置、方法、印刷电路板及设备-CN202210076479.1有效
发明人： 荣世立;李岩 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-01-21 - 公布日： 2023-08-15 - 主分类号： H05K1/02 文献下载
摘要：本发明提出了一种印刷电路板链路连接装置、方法、印刷电路板及设备，该装置包括公共端口、第一控制端口和第二控制端口；每个端口均包括第一极性引脚和第二极性引脚，将公共端口的第一极性引脚和第二极性引脚的极性反转后与存储连接器相应的极性引脚相连；将第一控制端口的第一极性引脚和第二极性引脚的极性反转后与存储控制器相应的极性引脚相连；将第二控制端口的第一极性引脚和第二极性引脚的极性反转后与中央处理器相应的极性引脚相连。基于该装置，还提出了链路连接方法、印刷电路板及设备。本发明保证了中央处理器与存储连接器之间以及存储控制器与存储连接器之间的正确互连，同时减少链路中过孔个数，减少了过孔带来的阻抗不连续效应。
一种印刷电路板连接装置方法设备

[发明专利]一种DDR PCB板及走线优化方法、装置及介质-CN202310596252.4在审
发明人：李楠;荣世立;邵盟 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-25 - 公布日： 2023-08-04 - 主分类号： H05K1/02 文献下载
摘要：本发明提供一种DDR PCB板及走线优化方法、装置及介质，属于PCB走线设计技术领域，所述PCB板包括PCB板本体、CPU元件封装和DDR元件封装；PCB板本体上设有BGA区和开放区；CPU元件封装设置在BGA区，CPU元件封装采用BGA封装，包括若干CPU焊盘；各CPU焊盘呈行列均匀分布在BGA区；DDR元件封装设置在开放区，DDR元件封装包括若干DDR焊盘；CPU焊盘与DDR焊盘之间通过DDR走线连接，DDR走线贯穿BGA区，且从CPU焊盘间穿出；BGA区的DDR走线上均匀设置有凸片。本发明实现DDR走线在BGA区和开放区的阻抗一致性，从而实现DDR信号较高的完整性，确保DDR信号质量。
一种 ddr pcb 优化方法装置介质

[发明专利]一种PCB板差分线走线的检测方法、系统及电子设备-CN202310389064.4在审
发明人：罗青;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-04-12 - 公布日： 2023-08-04 - 主分类号： G01B7/14 文献下载
摘要：本发明提供了一种PCB板差分线走线的检测方法、系统及电子设备，所述方法包括：通过差分线上的拐点，对所述差分线进行划分，获取多个差分线段；从多个所述差分线段中，确定差分线段中两条信号线不相平行的目标差分线段；基于所述目标差分线段，以及与所述目标差分线段两端相邻接的第一差分线段和第二差分线段，确定所述目标差分线段是否属于过渡类型的差分线段；对属于所述过渡类型的目标差分线段，检测所述待测差分线段是否合格，对不属于所述过渡类型的所述目标差分线段，和/或所述待测差分线段不合格的所述目标差分线段，确定为不合格目标差分线段。通过本发明所提供的方法，可以解决人工检查效率低下以及检查结果不够全面的弊端。
一种 pcb 板差分线走线检测方法系统电子设备

[发明专利]一种优化高速时钟链路阻抗的PCB板-CN202210428265.6有效
发明人： 荣世立;李岩 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-04-22 - 公布日： 2023-07-14 - 主分类号： H05K1/02 文献下载
摘要：本发明属于印刷电路板技术领域，具体提供一种优化高速时钟链路阻抗的PCB板，该种PCB板在引出线区域为叠层结构，时钟信号线在PCB板内层；所述时钟信号线的上表面线宽为3.5mi l，下表面线宽为4.3mi l‑4.5mi l。本发明能够保证高速时钟链路的阻抗连续性，将阻抗值控制在100ohm±1ohm，保证了信号质量。
一种优化高速时钟阻抗 pcb

[发明专利]一种PCB约束规则配置方法、装置、终端及存储介质-CN202310171171.X在审
发明人：汪红梅;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-02-27 - 公布日： 2023-06-06 - 主分类号： G06F30/394 文献下载
摘要：本发明涉及PCB设计领域，具体公开一种PCB约束规则配置方法、装置、终端及存储介质，将PCB板原理图导入设计软件；对PCB板上的所有走线按规则进行分组；根据PCB板布局指导书中给出的约束规则参数，在输入界面中对每组走线进行约束规则参数配置；将配置好的走线导入PCB约束规则。本发明本方法使走线自动分组，对每一组走线进行规则约束配置，简化PCB板约束规则的设置并且提高准确性，降低对Layout工程师要求，降低修改PCB板约束规则修改的难度，提高PCB板设计效率。
一种 pcb 约束规则配置方法装置终端存储介质

[发明专利]PCIE链路信号测试方法、系统、终端及存储介质-CN202310301324.8在审
发明人：张晓辉;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-03-24 - 公布日： 2023-06-06 - 主分类号： G06F11/22 文献下载
摘要：本发明涉及PCIE通信技术领域，具体提供一种PCIE链路信号测试方法、系统、终端及存储介质，包括：更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；筛选出最优信号完整性测试结果对应的最优信号影响参数；若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数。本发明考虑到了对PCIE信号测试时需要CPU与设备通信时的影响，并通过调整信号影响参数提高PCIE链路测试结果的可信度，提升了产品验证质量，避免整机产品出厂后运行出现故障。
pcie 信号测试方法系统终端存储介质

[发明专利]PCIe信号一致性测试方法、装置及电子设备-CN202310071563.9在审
发明人： 荣世立;张晓辉;李岩 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-01-30 - 公布日： 2023-05-30 - 主分类号： G06F11/22 文献下载
摘要：本发明实施例涉及一种PCIe信号一致性测试方法、装置及电子设备，包括：获取待测PCIe信号的第一拓扑以及影响所述待测PCIe信号的第二拓扑；判断是否存在使能所述第二拓扑的资源，得到判断结果；基于所述判断结果确定对所述待测PCIe信号进行信号一致性测试的测试策略；基于所述测试策略对所述待测PCIe信号进行信号一致性测试。由此，通过实测或评估的方法将其它相关拓扑的影响因素考虑进去，可以提升测试可信度和产品验证质量，从而避免整机运行出现故障。
pcie 信号一致性测试方法装置电子设备

[发明专利]验证SATA接口SSD信号的测试系统、方法及装置-CN202310125694.0在审
发明人：周猛;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-02-16 - 公布日： 2023-05-23 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种验证SATA接口SSD信号的测试系统、方法及装置，属于硬盘测试技术领域，所述系统包括待测SSD、上位机、SATA测试夹具和示波器；待测SSD连接有烧录夹具，上位机通过烧录夹具与待测SSD连接，进行码型数据烧录；SATA测试夹具与待测SSD和示波器进行连接，从待测SSD读取码型数据，提供给示波器进行显示。本发明提供的验证SATA接口SSD信号的测试系统、方法及装置，通过将码型数据写入待测SSD中，对待测SSD的信号完成验证，从而容易发现SSD自身硬盘问题，便于快速复现问题。
验证 sata 接口 ssd 信号测试系统方法装置

[发明专利]服务器信号点测位置优化方法、系统、终端及存储介质-CN202310101108.9在审
发明人：王梦伟;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-02-10 - 公布日： 2023-05-09 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及服务器测试技术领域，具体提供一种服务器信号点测位置优化方法、系统、终端及存储介质，包括：利用工具软件从PCB图中筛选出具有预留测试点的信号线，并从预留测试点的信号线中筛选出表层测试点被遮挡或测试点在内层的目标信号线；基于目标信号线的测试点位置及预设的处理规则为目标信号线生成代替测试点，并将代替测试点标记至PCB图，所述处理规则包括就近为预留测试点生成表层测试点或需要打孔的内层测试点。本发明使得表层和内层信号都可以被点测，大大增加了信号测试的覆盖度，同时也避免了针对不同CPU需要寻找不同型号螺丝来固定铁件，或切割铁件的工作量，减少了人力物力的投入。
服务器信号测位优化方法系统终端存储介质

[发明专利]一种芯片间互联USB信号测试装置、方法及介质-CN202310124296.7在审
发明人：吴忠良;荣世立 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-02-16 - 公布日： 2023-04-28 - 主分类号： G06F11/22 文献下载
摘要：本发明涉及USB信号测试领域，具体公开一种芯片间互联USB信号测试装置、方法及介质，第一电子开关连接在芯片的信号线上，同时信号线接出接地线，第二电子开关连接在接地线上；测试控制器分别与第一电子开关、第二电子开关连接，测试时，测试控制器控制第一电子开关和第二电子开关的开闭状态，同时连接点作为测试点接入测试仪器的探头进行测试。本发明在芯片上的信号线上设置电子开关，同时将信号线接出一路地线，在该路地线上设置电子开关，通过电子开关的开闭控制芯片信号的发送与接收。本发明在芯片内部设置测试电路，控制芯片信号的发送和接收，实现芯片间互联USB信号的质量测试，操作简单，且测试结果可靠。
一种芯片间互联 usb 信号测试装置方法介质

1
2
3
4
5
6
下一页»
尾页
共 85 条