“沈钟辅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]半导体封装以及包括半导体封装的电子设备-CN202310158839.7在审
发明人：崔允硕;沈钟辅;姜熙烨;赵圣恩 -专利权人：三星电子株式会社
申请日： 2023-02-15 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：公开了一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在第一安装区域上；第二半导体芯片，设置在第二安装区域上；中介层衬底，设置在第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
半导体封装以及包括电子设备

[发明专利]半导体封装和图像传感器-CN201811107072.0有效
发明人： 沈钟辅;赵汊济;韩相旭 -专利权人：三星电子株式会社
申请日： 2018-09-21 - 公布日： 2023-08-29 - 主分类号： H01L27/146 文献下载
摘要：本发明构思涉及一种半导体封装和图像传感器。一种半导体封装包括：封装基板；设置在封装基板上的图像传感器；以及接合层，其设置在封装基板与图像传感器之间并包括第一区域和第二区域，第二区域具有比第一区域的弹性模量低的弹性模量，并设置在第一区域的周边。
半导体封装图像传感器

[发明专利]形成再分布线的方法及用该方法制造半导体器件的方法-CN201811351387.X有效
发明人：赵庸会;沈钟辅;延承勋;李元一 -专利权人：三星电子株式会社
申请日： 2018-11-14 - 公布日： 2023-06-02 - 主分类号： H01L27/146 文献下载
摘要：本申请提供了形成再分布线的方法及用该方法制造半导体器件的方法。所述制造半导体器件的方法包括：提供了具有顶表面和与所述顶表面相对的底表面的半导体衬底，所述顶表面上形成有滤色器和微透镜；在所述半导体衬底的底表面上形成再分布线；在所述半导体衬底的底表面上形成覆盖所述再分布线的钝化层。在形成所述再分布线和所述钝化层之后，在避免对所述滤色器和所述微透镜造成热损坏的温度下，在所述再分布线与所述钝化层之间形成氧化物层。
形成再分布线方法制造半导体器件

[发明专利]半导体封装-CN202210924659.0在审
发明人：赵恩晧;金知晃;沈钟辅 -专利权人：三星电子株式会社
申请日： 2022-08-02 - 公布日： 2023-04-18 - 主分类号： H01L23/46 文献下载
摘要：一种半导体封装，包括：第一半导体芯片；第二半导体芯片，设置在第一半导体芯片上；芯片连接端子，被配置为将第一半导体芯片电连接到第二半导体芯片；底部填充层，设置在第一半导体芯片和第二半导体芯片之间，并且围绕芯片连接端子；竖直多孔结构，填充在竖直方向上穿过第一半导体芯片、第二半导体芯片和底部填充层的多个竖直冷却通道的空间，并且具有多个冷却孔；以及冷却流体，被提供给竖直多孔结构的多个冷却孔以在多个竖直冷却通道内部流动。
半导体封装

[发明专利]半导体封装件-CN202210724273.5在审
发明人：任忠彬;金知晃;沈钟辅;朴镇右 -专利权人：三星电子株式会社
申请日： 2022-06-23 - 公布日： 2023-04-04 - 主分类号： H01L23/498 文献下载
摘要：一种半导体封装件包括：第一封装基板，具有分别包括多个第一下表面焊盘和多个第一上表面焊盘的下表面和上表面；第二封装基板，具有分别包括多个第二下表面焊盘和多个第二上表面焊盘的下表面和上表面，其中，所述多个第二上表面焊盘包括位于所述第二封装基板的上表面处的所有上表面焊盘；半导体芯片，设置在所述第一封装基板和所述第二封装基板之间并且附接到所述第一封装基板上；以及多个金属芯结构，将所述多个第一上表面焊盘中的一些第一上表面焊盘连接到所述多个第二下表面焊盘中的一些第二下表面焊盘并且不与所述多个第二上表面焊盘中的任何第二上表面焊盘垂直交叠，每个所述金属芯结构具有金属芯。
半导体封装

[发明专利]包括支撑焊球的半导体封装-CN202210400948.0在审
发明人：李姃炫;金东旭;朴桓必;沈钟辅 -专利权人：三星电子株式会社
申请日： 2022-04-14 - 公布日： 2022-11-04 - 主分类号： H01L23/498 文献下载
摘要：一种半导体封装，包括：第一衬底；所述第一衬底上的第一半导体器件；第一模塑层，覆盖所述第一半导体器件；所述第一模塑层上的第二衬底；支撑焊球，介于所述第一衬底与所述第二衬底之间，并且与所述第一衬底或所述第二衬底电学断开，其中，所述支撑焊球包括核并靠近所述第一半导体器件的第一侧壁设置；以及衬底连接焊球，被设置在所述第一半导体器件的所述第一侧壁与所述支撑焊球之间，以将所述第一衬底电连接到所述第二衬底，其中，所述第一半导体器件的顶表面具有距离所述第一衬底的顶表面的第一高度，并且所述核具有等于或大于所述第一高度的第二高度。
包括支撑半导体封装

[发明专利]半导体封装结构、半导体封装件和堆叠半导体封装件-CN202210387423.8在审
发明人：任忠彬;金知晃;沈钟辅 -专利权人：三星电子株式会社
申请日： 2022-04-13 - 公布日： 2022-11-04 - 主分类号： H01L23/498 文献下载
摘要：提供了半导体封装结构、半导体封装件和堆叠半导体封装件，所述半导体封装结构包括：封装基板；半导体芯片，所述半导体芯片位于所述封装基板上并且电连接到所述封装基板；中介基板，所述中介基板位于所述封装基板和所述半导体芯片上方，其中，所述中介基板包括从所述中介基板的下表面向里凹入的腔，其中，至少从俯视图看，所述半导体芯片设置在所述腔内；以及粘合层，所述粘合层设置在所述腔的内部和外部，其中，所述粘合层形成在所述半导体芯片的上表面和侧表面上，或者形成在所述半导体芯片的所述侧表面上。
半导体封装结构堆叠

[发明专利]中介层和包括中介层的半导体封装-CN202111118348.7在审
发明人：任忠彬;金东旭;金贤基;沈钟辅;金知晃;朴性奎;李镕官;张炳旭 -专利权人：三星电子株式会社
申请日： 2021-09-23 - 公布日： 2022-06-17 - 主分类号： H01L25/16 文献下载
摘要：可以提供一种半导体封装，包括：第一封装基板；位于第一封装基板上的第一半导体芯片；位于第一封装基板上且与第一半导体芯片横向间隔开的第一导电连接器；位于第一半导体芯片上且通过第一导电连接器电连接至第一封装基板的中介层基板，该中介层基板包括与第一半导体芯片重叠的第一部分和位于第一部分中的多个上导电焊盘；位于中介层基板的第一部分的下表面上且定位成在平面图中不与多个上导电焊盘重叠的多个间隔物；以及位于中介层基板和第一封装基板之间的绝缘填充物。
中介包括半导体封装

[发明专利]具有堆叠封装结构的半导体器件和制造半导体器件的方法-CN202111051857.2在审
发明人：李姃炫;金知晃;沈钟辅 -专利权人：三星电子株式会社
申请日： 2021-09-08 - 公布日： 2022-06-10 - 主分类号： H01L25/065 文献下载
摘要：提供了一种具有堆叠封装(PoP)结构的半导体器件和一种制造该半导体器件的方法，其中，实现了封装基板之间的精细节距，减小了封装件的总高度，并且提高了可靠性。该半导体器件包括：第一封装基板，包括第一主体层和第一钝化层；第一半导体芯片，位于第一封装基板上；第二封装基板，位于第一封装基板上，第二封装基板包括第二主体层和第二钝化层；第一连接构件，在第一半导体芯片的外部位于第一封装基板上；以及间隙填充物，填充在第一封装基板与第二封装基板之间，其中，第一封装基板包括第一沟槽，第二封装基板包括第二沟槽，并且第一半导体芯片设置在第一沟槽与第二沟槽之间。
具有堆叠封装结构半导体器件制造方法

[发明专利]半导体封装-CN202111053547.4在审
发明人：金东暤;金知晃;朴桓必;沈钟辅 -专利权人：三星电子株式会社
申请日： 2021-09-08 - 公布日： 2022-06-03 - 主分类号： H01L25/16 文献下载
摘要：提供了一种半导体封装，包括：下封装，所述下封装包括下基板和下半导体芯片；中介层基板，在所述下封装上并且具有穿透所述中介层基板的多个孔；热辐射结构，所述热辐射结构包括所述中介层基板的顶表面上的支撑部和所述中介层基板的孔中的多个突出部；以及导热层，在所述下半导体芯片和所述热辐射结构的突出部之间。
半导体封装

[发明专利]半导体封装件及其制造方法-CN202111307675.7在审
发明人：金东暤;金知晃;朴桓必;沈钟辅 -专利权人：三星电子株式会社
申请日： 2021-11-05 - 公布日： 2022-05-27 - 主分类号： H01L25/16 文献下载
摘要：提供了半导体封装件及其制造方法。所述半导体封装件包括：第一基板，所述第一基板包括第一绝缘层、位于所述第一绝缘层中的接地图案以及第一导电图案；第一半导体芯片，所述第一半导体芯片布设在所述第一基板的上表面上；球阵列结构，所述球阵列结构沿着所述第一半导体芯片的周边布设在所述第一基板的所述上表面上，并且电连接到所述接地图案；和屏蔽结构，所述屏蔽结构布设在所述第一半导体芯片的所述上表面上，并且与所述球阵列结构的所述上表面接触。所述球阵列结构具有闭环形状，并且包括焊料球部分和连接相邻的所述焊料球部分的连接部分。所述焊料球部分的最大宽度大于所述连接部分在与所述连接部分的延伸方向垂直的方向上的宽度。
半导体封装及其制造方法

[发明专利]半导体封装件、以及具有半导体封装件的叠层封装件-CN202011264611.9在审
发明人：任忠彬;金正雨;金知晃;卞贞洙;沈钟辅;李斗焕;崔敬世;崔正坤;表声磤 -专利权人：三星电子株式会社
申请日： 2020-11-12 - 公布日： 2021-09-03 - 主分类号： H01L23/485 文献下载
摘要：一种半导体封装件包括：再分布层，其包括多个再分布绝缘层、构成下布线层的多个再分布线图案、以及在穿透多个再分布绝缘层中的至少一个再分布绝缘层的同时连接到多个再分布线图案中的一些再分布线图案的多个再分布通孔；至少一个半导体芯片，其被布置在再分布层上；扩展层，其围绕再分布层上的至少一个半导体芯片；以及覆盖布线层，其包括至少一个基本绝缘层、构成上布线层的多个布线图案、以及在穿透至少一个基本绝缘层的同时连接到多个布线图案中的一些布线图案的多个导电通孔。
半导体封装以及具有

[发明专利]制造半导体封装的方法-CN201710513118.8有效
发明人：金知晃;沈钟辅;韩相旭;赵汊济;张根豪 -专利权人：三星电子株式会社
申请日： 2017-06-29 - 公布日： 2021-06-15 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。
制造半导体封装方法

[发明专利]印刷电路板和包括印刷电路板的半导体封装件-CN201710470178.6有效
发明人： 沈钟辅;韩相旭;崔允硕;金知晃 -专利权人：三星电子株式会社
申请日： 2017-06-20 - 公布日： 2021-05-07 - 主分类号： H05K1/18 文献下载
摘要：本发明提供了一种印刷电路板，该印刷电路板包括：衬底基板，其包括彼此间隔开的至少两个芯片附着区；多个上焊盘，它们布置在衬底基板的所述至少两个芯片附着区中；容腔，其与所述至少两个芯片附着区中的每一个的一部分重叠并且在衬底基板的上表面中凹进；以及至少一个间隔凹槽，其在衬底基板的上表面中凹进。所述至少一个间隔凹槽连接至容腔，并且在所述至少两个芯片附着区之间的区中延伸。
印刷电路板包括半导体封装

[发明专利]包括嵌入式半导体器件的半导体封装件-CN202010489044.0在审
发明人：金知晃;姜廷旻;金炫圭;沈钟辅;崔敬世 -专利权人：三星电子株式会社
申请日： 2020-06-02 - 公布日： 2021-02-23 - 主分类号： H01L23/31 文献下载
摘要：提供了一种半导体封装件，该半导体封装件包括封装件衬底。封装件衬底包括衬底图案和至少部分地包围衬底图案的衬底绝缘层。封装件衬底具有凹槽。外部连接端子布置在封装件衬底下方。嵌入式半导体器件布置在封装件衬底的凹槽内。嵌入式半导体器件包括第一衬底。第一有源层布置在第一衬底上。第一芯片焊盘布置在第一有源层上。埋置绝缘层布置在封装件衬底的凹槽内，并且埋置绝缘层至少部分地包围嵌入式半导体器件的侧表面的至少一部分。安装式半导体器件布置在封装件衬底上，并且连接至封装件衬底和嵌入式半导体器件。
包括嵌入式半导体器件半导体封装

1
2
下一页»
尾页
共 26 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top