“梁明兰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种带调试功能的芯片及芯片调试方法-CN202310817275.3在审
发明人：黄翠;梁明兰;刘俭;涂龙;冯梦豪;徐超;李正平 -专利权人：珠海普林芯驰科技有限公司
申请日： 2023-07-04 - 公布日： 2023-10-27 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种带调试功能的芯片及芯片调试方法，该带调试功能的芯片包括：寄存器组、调试模块、应用模块、第一引脚、第二引脚，寄存器组分别连接调试模块与应用模块；调试模块包括SWI模块、调试控制模块、TWI模块，调试控制模块分别连接SWI模块与TWI模块，SWI模块连接第一引脚，TWI模块连接第一引脚与第二引脚，应用模块分别连接第一引脚与第二引脚；寄存器组包括调试寄存器，调试寄存器包括调试输出信号选择比特位、TWI模块使能比特位、TWI模块调试输出使能比特位。本发明还提供基于芯片的芯片调试方法。本发明的芯片调试架构可以灵活切换应用模式与调试模式，具有功能丰富、逻辑严谨、易于扩展的特点。
一种调试功能芯片方法

[发明专利]集成电路的修复方法及集成电路的制备方法-CN202211311493.1在审
发明人： 梁明兰;高帅;许夏辉 -专利权人：珠海普林芯驰科技有限公司
申请日： 2022-10-25 - 公布日： 2023-03-14 - 主分类号： G06F30/392 文献下载
摘要：本申请提供了一种集成电路的修复方法及集成电路的制备方法，该方法：构建目标集成电路版图，目标集成电路版图中包括多个子电路版图；构建第一修复模块和第二修复模块，其中，第一修复模块的掩膜层与第二修复模块的掩膜层的层数的差值为预定层数差值；构建异或门模块；在异或门模块的输出端的电平需要修改的情况下，将第一修复模块替换为第二修复模块，以修复集成电路的缺陷。因此在压缩成本的同时能够确保一定能够修复集成电路的缺陷，因为这样就修改了异或门模块输出端的电平，进而解决了采用现有技术修复电路容易出现无法修复的问题，同时集成电路原有的电路逻辑不会改变。
集成电路修复方法制备

[外观设计]座椅（兔子）-CN202230722529.X有效
发明人： 梁明兰 -专利权人：惠州市万佳顺科技有限公司
申请日： 2022-10-31 - 公布日： 2023-03-03 - 主分类号： 06-01 文献下载
摘要：1.本外观设计产品的名称：座椅（兔子）。2.本外观设计产品的用途：用于供人坐靠休息。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图1。
座椅兔子

[发明专利]神经元电路、芯片、系统及其方法、存储介质-CN201811076248.0有效
发明人：王峥;梁明兰;林跃金;李善辽;赵玮 -专利权人：深圳市中科元物芯科技有限公司
申请日： 2018-09-14 - 公布日： 2022-12-23 - 主分类号： G06N3/063 文献下载
摘要：本发明适用计算机技术领域，提供了一种神经元电路、芯片、系统及其方法、存储介质，在神经元电路中包括如下结构：计算模块；配置信息存储模块，用于存储神经元处理模式配置信息；以及，控制模块，用于根据所述处理模式配置信息，控制所述计算模块调整为对应的计算基础架构并执行对应的神经网络层节点数据处理。这样，可满足快速迭代的复杂多样的神经网络计算需求，可广泛应用到计算资源受限、需要一定神经网络架构可重构的领域，扩展了深度学习芯片的应用。
神经元电路芯片系统及其方法存储介质

[发明专利]具有双闪存芯片的带宽扩展方法、计算机装置和存储介质-CN202211062662.2有效
发明人：黄翠;刘俭;张琪;梁明兰;徐超;李正平 -专利权人：珠海普林芯驰科技有限公司
申请日： 2022-09-01 - 公布日： 2022-12-02 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种具有双闪存芯片的带宽扩展方法、计算机装置和存储介质，该方法包括：获取程序标签段中的闪存模式标志位，根据闪存模式标志位确认当前的工作模式为单闪存模式或者双闪存模式；如当前的工作模式为双闪存模式，将第一闪存中的切换代码复制至随机存储器中，并执行切换代码；使用绝对地址跳转方式获取用户数据代码：从第一闪存中获取第一预设字节块的第一程序代码，从第二闪存中获取第二预设字节块的第二程序代码，将第一程序代码与第二程序代码组合形成目标程序代码，将目标程序代码传输至高速缓冲存储器。本发明提供的计算机装置可实现上述的带宽扩展方法。本发明能够增加闪存的带宽和容量，能够提升数据传输的速度。
具有闪存芯片带宽扩展方法计算机装置存储介质

[发明专利]异步数据传输处理方法、系统级芯片和计算机可读存储介质-CN202211071069.4在审
发明人：冯梦豪;梁明兰 -专利权人：珠海普林芯驰科技有限公司
申请日： 2022-09-02 - 公布日： 2022-11-29 - 主分类号： G06F1/12 文献下载
摘要：本发明提供一种异步数据传输处理方法、系统级芯片和计算机可读存储介质。该方法包括判断从接收模块接收的第一请求信号是否从低电平信号越变为高电平信号，如是，切换接收模块发送的第二请求信号的电平；判断从接收模块接收到的第一完成信号是否从低电平信号越变为高电平信号，如是，切换发送模块发送的第二完成信号的电平；判断发送模块发送的第一请求信号是否从高电平信号越变为低电平信号，如是，切换接收模块发送的第二请求信号的电平；判断从接收模块所接收到的第一完成信号是否从高电平信号越变为低电平信号，如是，向发送模块发送的第二完成信号的电平进行切换。该方法可避免由于模块时钟频率差别过大不能采样的问题和提高数据传输效率。
异步数据传输处理方法系统芯片计算机可读存储介质

[发明专利]单线通讯检测方法、计算机装置及计算机可读存储介质-CN202210957459.5在审
发明人：冯梦豪;梁明兰;刘俭 -专利权人：珠海普林芯驰科技有限公司
申请日： 2022-08-10 - 公布日： 2022-11-15 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种单线通讯检测方法、计算机装置及计算机可读存储介质，该方法包括：获取芯片当前端口的输入信号；当持续获取到第一预设时长的高电平时，确认首个低电平的第一持续时长；当第一持续时长处于第一预设范围时，获取首个低电平之后的每一次电平翻转后的翻转持续时长，根据第一持续时长确认翻转持续时长所代表的逻辑数字；将预设次数电平翻转后获得的逻辑数字依次排列获得数字序列；当数字序列与预设数字序列相同时，确认触发预设数字序列对应的功能。应用本发明的单线通讯检测方法可避免芯片内外的时钟偏差带来的信号识别错误，提高信号检测稳定性和容错性。
单线通讯检测方法计算机装置可读存储介质

[发明专利]一种低功耗的上电复位电路及上电复位方法-CN202210243249.X在审
发明人：陈绪坤;胡颖哲;梁明兰;杨文解;王冬春 -专利权人：珠海普林芯驰科技有限公司
申请日： 2022-03-11 - 公布日： 2022-06-07 - 主分类号： H03K17/22 文献下载
摘要：本发明提供一种低功耗的上电复位电路及上电复位方法，该电路包括偏置电流产生电路、电流迟滞比较器电路以及抗干扰延迟电路，偏置电流产生电路连接迟滞比较器电路，迟滞比较器电路连接抗干扰电路，迟滞比较器电路连接偏置电流产生电路中的第一偏置电流输出端与第二偏置电流输出端，在芯片电源上电过程中，通过控制上电复位电路中电流迟滞比较器电路的上支路电流与下支路电流产生的先后，并判断它们之间电流大小的变化，从而输出所需要的复位信号；同时，通过输出反馈信号控制电流迟滞比较器电路的下支路电流，实现输入电压迟滞检测的功能；本发明电路采用的元件大部分为CMOS器件，具有抗干扰能力强、低成本、低功耗和高可靠的特点。
一种功耗复位电路方法

[发明专利]一种测试和烧录叠封芯片的方法、叠封芯片-CN202111472135.4有效
发明人： 梁明兰 -专利权人：珠海普林芯驰科技有限公司
申请日： 2021-12-06 - 公布日： 2022-05-06 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种测试和烧录叠封芯片的方法、叠封芯片，该叠封芯片包括主芯片与二个以上的从芯片，主芯片设置有命令解析单元与互联拼接单元，命令解析单元能够解析叠封芯片发送的连接信号并生成相应的控制信号，互联拼接单元接收并解析命令解析单元的控制信号，使得叠封芯片的第一外部引脚与从芯片或主芯片上的第一总线控制单元进行连接，从而在叠封芯片的第一外部引脚输入命令信号即可实现主芯片或从芯片的烧录与测试，本发明无需为叠封芯片内部的各芯片设置单独的引脚，节省了叠封芯片的外部引脚的同时较好地实现了叠封芯片的测试和烧录。
一种测试烧录叠封芯片方法

[发明专利]电容感应装置及其工作方法、电子设备-CN202010902167.2在审
发明人：胡颖哲;骆栋;唐翱翔;梁明兰;王冬春 -专利权人：珠海普林芯驰科技有限公司
申请日： 2020-09-01 - 公布日： 2020-12-25 - 主分类号： G01R27/26 文献下载
摘要：本发明提供一种电容感应装置及其工作方法、电子设备，该电容感应装置包括电路板，电路板上设置有弹片，弹片包括按压部，按压部的第一端延伸形成电容感应部，电容感应部与电路板之间形成间隙，且电容感应部平行于电路板；弹片还包括抵接部，抵接部抵接在电路板上；电路板上设置有电容感应件，电容感应件位于电容感应部的正下方；弹片与电容感应件均连接至电容感应芯片。本发明还提供上述电容感应装置的工作方法。该耳机包括上述电容感应装置。本发明能够提高电容感应装置对按压事件检测的准确性，并且，电容感应装置的结构简单，组装难度低，能够提高电子设备的生产效率，并且降低电子设备的生产成本。
电容感应装置及其工作方法电子设备

[发明专利]强化学习网络的训练方法、装置、训练设备及存储介质-CN201810892642.5有效
发明人：王峥;梁明兰 -专利权人：中国科学院深圳先进技术研究院
申请日： 2018-08-07 - 公布日： 2020-11-10 - 主分类号： G06N3/08 文献下载
摘要：本发明适用机器学习领域，提供了一种强化学习网络的训练方法、装置、训练设备及存储介质，该方法包括：当接收到训练强化学习网络的请求时，设置强化学习网络的网络参数，以进行权重配置，获取强化学习网络的当前状态，以及当前状态的奖励值和贡献值，通过遍历动作库的动作组合，获取当前状态下的动作组合的最大Q值，根据当前状态的最大Q值获取当前动作并执行，通过得到下一状态的最大Q值，获取当前状态的目标Q值，生成强化学习网络的损失函数，通过预设调整算法调整网络参数，以继续对强化学习网络进行训练，直到损失函数收敛，从而降低了训练强化学习网络的计算量，进而加快了强化学习网络的训练速度、提高了训练效率。
强化学习网络训练方法装置设备存储介质

[发明专利]数据传输方法及其装置和应用-CN201410342553.5有效
发明人： 梁明兰;李蕙 -专利权人：炬芯（珠海）科技有限公司
申请日： 2014-07-17 - 公布日： 2018-08-17 - 主分类号： H04L12/801 文献下载
摘要：本发明涉及电子技术领域，公开了一种数据传输方法及其装置和应用。本发明的数据传输方法包括以下步骤：如果当前时刻数据包的剩余长度N大于数据传输通道的数目M，则并行打包M个数据单元，调整该M个数据单元的传输时序，传送到相应的数据传输通道；将剩余N‑M个数据单元作为下一时刻的数据包；其中，数据传输通道的数目M大于1。该传输方法可保证数据的打包和多通道的并行传输在同一时钟频率下进行，从而降低打包频率，降低对打包电路的要求并降低打包电路的功耗。
数据传输方法及其装置应用

[发明专利]一种离散余弦变换DCT装置及应用方法-CN201410830066.3在审
发明人： 梁明兰;胡家鹏 -专利权人：炬芯（珠海）科技有限公司
申请日： 2014-12-25 - 公布日： 2016-07-20 - 主分类号： H04N19/625 文献下载
摘要：本发明涉及视频编解码技术，公开了一种DCT装置及应用方法，用以降低硬件设计复杂度和成本。该装置至少包括：两组乘法器、四列加法器和第一处理器，其中，两组乘法器用于对IDCT 32x32输入数据的偶数部分和奇数部分分别进行系数转换；四列加法器，对经系数转换的偶数部分分别进行四次两两加和，以及对经系数转换的奇数部分分别进行两两加和，第一处理器，用于将经两两加和处理的偶数部分和奇数部分相加和相减，获得IDCT 32x32两个像素点的变换结果，这样，能够大大节省运算开销，以及节省硬件成本，并且电路复用性强，从而为HEVC整数变换找到了较佳的解决方案。
一种离散余弦变换 dct 装置应用方法

[发明专利]实现在屏显示的方法-CN201210274410.6有效
发明人：徐永键;陆许明;郑勇飞;张强;梁明兰;谭洪舟 -专利权人：东莞中山大学研究院
申请日： 2012-08-02 - 公布日： 2012-11-28 - 主分类号： H04N5/445 文献下载
摘要：本发明公开了一种实现在屏显示的方法，包括：通过OSD界面输入按键命令；经过LEON3微处理器运算，得到要写入显存的OSD像素数据；依次通过OSD数据控制器和显存数据流控制器将OSD像素数据写入显存中，从视频接口输入的视频数据经过视频输入模块处理后，经由显存数据流控制器写入显存中；视频输出处理模块从显存中将视频数据和OSD像素数据依次读出，输出到显示终端。其中，OSD界面采用页行设计模式，OSD界面包括主菜单栏、从菜单栏和底边栏，主菜单栏包括数个图标元素，并将所有的设置项归类到不同的图标元素中，每一个图标元素对应一个从菜单栏，每一个从菜单栏中包含了类似属性的设置项，底边栏属于信息提示栏。
实现显示方法

[发明专利]双AHB总线的视频处理片上系统-CN201210100912.7有效
发明人：陆许明;徐永键;梁明兰;郑勇飞;谭洪舟 -专利权人：东莞中山大学研究院
申请日： 2012-04-06 - 公布日： 2012-10-03 - 主分类号： H04N5/14 文献下载
摘要：本发明公开了一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统，它包括两套作为内部高速数据通道的AHB总线和一套AHB总线，一套AHB总线连接处理器、通用内存控制器、以太网MAC控制器、调试支持单元和视频编码解码器，通用内存控制器连接外部存储器，外部存储器作为处理器运行的内存，同时也作为OSD图像和视频编解码的显示缓存，另一AHB总线连接视频输入处理单元、视频调试单元和SDRAM控制器，SDRAM控制器连接外部SDRAM，SDRAM作为视频通道输入和PIP视频的显示缓存，APB总线通过AHB/APB桥连接至AHB总线，APB总线上连接慢速IO设备控制器和访问模块寄存器，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。
ahb 总线视频处理系统

1
2
下一页»
尾页
共 16 条