“梁安杰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]一种氮化镓基异质结集成器件结构及制造方法-CN202010036647.5有效
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2020-01-14 - 公布日： 2023-06-02 - 主分类号： H01L29/872 文献下载
摘要：一种氮化镓基异质结集成器件结构的制造方法，包括：在硅片表面依次生长AIN成核层、GaN缓冲层、氮化镓沟道层、无掺杂势垒层和pGaN层；在所述pGaN层表面积淀光刻涂层，利用掩模版暴露出部分pGaN层表面并用注入硅离子；对注入的硅离子进行退火激活，将注入硅离子的pGaN层变为n型的GaN区域；积淀光刻涂层，利用掩模版对暴露出的pGaN层进行刻蚀，暴露出无掺杂势垒层，并形成接触孔；在所述接触孔中形成欧姆接触电极；形成栅极开孔，并在栅极开孔中形成栅极金属场板；在结构表面，形成源区金属垫层、漏区金属垫层、栅极金属垫层、GaN二极管的阳极金属垫层和阴极金属垫层、连线及终端区场板。本发明的氮化镓基异质结集成器件结构，起到保护原有器件的作用。
一种氮化镓基异质结集成器结构制造方法

[发明专利]一种分裂闸型沟槽半导体功率器件的制备方法-CN202110459808.6在审
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2021-04-27 - 公布日： 2021-11-05 - 主分类号： H01L21/265 文献下载
摘要：一种分裂闸型沟槽半导体功率器件的制备方法，包括以下步骤：在N型外延层上通过蚀刻形成沟槽；在所述沟槽的侧壁和底壁上形成介质层后填入导电材料，形成第一种沟槽；刻蚀掉至少一个所述第一种沟槽的上部分的导电材料后，在所述上部分的底壁和侧壁上形成介质层后填入导电材料，形成第二种沟槽；在所述N型外延层上形成P型基区、N型区以及N+型源区；在N型外延层上形成源区金属垫层、栅极连线和终端区场板。本发明的分裂闸型沟槽半导体功率器件的制备方法，只用单层外延层加上离子注入便可以制作出质量高和可靠性好的分裂闸型沟槽半导体功率器件，更加节省芯片面积，适用于不同几何图形设计的单元，提高了半导体器件的性能价格比。
一种分裂沟槽半导体功率器件制备方法

[发明专利]一种深浅沟槽半导体功率器件及其制备方法-CN201810193966.X有效
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体股份有限公司
申请日： 2018-03-09 - 公布日： 2021-07-27 - 主分类号： H01L29/78 文献下载
摘要：一种深浅沟槽半导体功率器件，包括，P形基区、N+源区、终端区、源区金属垫层，以及栅极金属垫层，具有至少两种不同深度的沟槽，穿过P型基区进入外延层；其中，一种深度的沟槽，其侧壁和底壁是介质层，中间是导电材料，形成的导电体被接至栅极金属，作为器件的栅极使用；另一种深度的沟槽，具有两部分结构：上部分沟槽和下部分沟槽：所述下部分沟槽，其侧壁和底壁是介质层，中间是导电材料，形成的导电体被接至源区金属作为场板；所述上部分沟槽，其侧壁和底壁是介质层，中间是导电材料，导电体被接至栅极金属，作为器件的栅极使用。本发明的半导体功率器件，深浅场板合在一起，更优化场板的功能，节省芯片面积，增加了器件的性能价格比。
一种深浅沟槽半导体功率器件及其制备方法

[发明专利]一种纵向型氮化镓基半导体器件及制造方法-CN201710071078.6有效
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2017-02-09 - 公布日： 2020-02-04 - 主分类号： H01L29/78 文献下载
摘要：一种纵向型氮化镓基半导体器件及制造方法，所述器件，包括，氮化镓衬底、氮化镓外延层，其中，沟槽底介质层下形成有N型区，正向导通时，电子从源极流经反形层、积累层、沟槽底所述N型区，然后垂直地经N型外延层至底部漏区金属电极。该方法包括，在氮化镓衬底上依次生长GaN外延层、P
一种纵向氮化半导体器件制造方法

[发明专利]氮化镓外延层生长在硅衬底上的纵向型器件的制造方法-CN201710071079.0有效
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2017-02-09 - 公布日： 2019-11-19 - 主分类号： H01L21/336 文献下载
摘要：一种氮化镓外延层生长在硅衬底上的纵向型器件制造方法，包括以下步骤：在硅单晶衬底上依次生长AlN层、AlGaN层、N+_GaN层、N型GaN外延层和P型GaN外延层；对所述P型GaN外延层进行刻蚀，形成沟槽；注入硅离子N型掺杂剂，使P型区转为N型区；在外延层最表面形成层间介质，并在所述层间介质中形成接触孔掩模开孔；形成发射区金属垫层和终端区场板；磨薄硅单晶的硅衬底，并对硅衬底的背表面进行开孔；刻蚀硅衬底暴露出来的硅表面，形成深沟槽；用金属填充沟槽，把硅单晶衬底背表面金属化，作为器件的背面电极。本发明的纵向型器件的制造方法，减少了器件尺寸和制造成本，同时，垂直结构的器件能够提供更高和更有效的功率和更好的性价比。
氮化外延生长衬底纵向器件制造方法

[发明专利]一种纵向型氮化镓基异质结半导体器件及其制造方法-CN201610088517.X有效
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2016-02-17 - 公布日： 2019-09-03 - 主分类号： H01L29/778 文献下载
摘要：一种纵向型氮化镓基异质结半导体器件及其制造方法，所述器件包括，衬底、金属层，以及纵向型氮化镓基异质结，其中，所述纵向型氮化镓基异质结，在基异质结的GaN一侧，具有纵向二维电子气；所述纵向二维电子气为器件在导通时提供从表面到底面的电流通道。所述方法，包括以下步骤：在衬底表面淀积非故意掺杂的氮化镓缓冲层；利用光刻掩模对非故意掺杂的氮化镓缓冲层进行蚀刻；淀积铝氮化镓势垒层，形成纵向型氮化镓基异质结；利用光刻掩模在其间表面形成金属层。本发明的器件芯片的每单位面积能提供更高和更有效的功率，使产品有更好的性价比，而且制造方法简单、容易实现。
一种纵向氮化镓基异质结半导体器件及其制造方法

[发明专利]一种多沟槽半导体功率器件及其制备方法-CN201810194231.9在审
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体股份有限公司
申请日： 2018-03-09 - 公布日： 2018-08-17 - 主分类号： H01L29/78 文献下载
摘要：一种多沟槽半导体功率器件，包括，P型基区、N+型源区、终端区、源区金属垫层和栅极金属垫层，所述多沟槽半导体功率器件，具有至少两种沟槽，第一种沟槽的侧壁和底壁为介质层，中间为导电材料，形成的导电体被接至源区金属；第二种沟槽具有上部分沟槽和下部分沟槽；所述下部分沟槽的侧壁和底壁为介质层，中间为导电材料，形成的导电体被连接到源区金属作为场板；所述上部分沟槽的侧壁和底壁为介质层，中间是导电材料，形成的导电体被连接到栅极金属，作为器件的栅极使用。本发明还提供一种多沟槽半导体功率器件的制备方法，可以节省芯片面积，增加器件的性能价格比，并且不影响沟槽型功率器件的质量和可靠性。
半导体功率器件源区导电材料导电体介质层侧壁底壁栅极金属制备沟槽型功率器件金属金属垫层性能价格终端区场板垫层芯片

[发明专利]一种氮化镓基肖特基二极管半导体器件及制造方法-CN201710187814.4在审
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2017-03-27 - 公布日： 2017-11-24 - 主分类号： H01L29/872 文献下载
摘要：一种氮化镓基肖特基二极管半导体器件及制造方法，包括以下步骤在硅单晶衬底上依次形成AlN层、掺杂Fe离子的AlGaN层、掺杂碳离子的GaN外延层、非掺杂的GaN外延层、非掺杂的AlGaN外延层,以及GaN帽层；形成第一接触孔掩模开孔，并在第一接触孔掩模开孔中形成阴极金属；形成第一肖特基接触孔，在第一肖特基接触孔中形成第一肖特基金属，并与GaN表面构成低势垒肖特基接触；形成第二肖特基接触孔，在第二肖特基接触孔中形成第二肖特基金属，并与GaN表面构成高势垒肖特基接触；形成肖特基二极管的阳板垫层和阴极金属垫层。本发明的半导体器件，由两种不同势垒的肖特基势垒接触组成，在低导通电压下能注入更多的电流，反向偏置时，能保持较低的反向漏电流。
一种氮化镓基肖特基二极管半导体器件制造方法

[发明专利]一种支持晶圆级芯片尺寸封装的半导体器件的制造方法-CN201410340277.9在审
发明人：欧阳伟伦;梁安杰;罗文健 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2014-07-17 - 公布日： 2014-12-10 - 主分类号： H01L21/336 文献下载
摘要：一种支持晶圆级芯片尺寸封装的半导体器件的制造方法，该方法包括以下步骤：利用沟槽掩模对晶圆衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；利用漏区掩模，对层间介质进行侵蚀形成一個与漏极连接的槽；利用金属掩模进行金属侵蚀，形成金属垫层和连线。本发明的制造方法，使器件的栅极、源极和漏极都在同一个表面，使半导体器件可支持晶圆级芯片尺寸封装，从而减少封装成本和时间。
一种支持晶圆级芯片尺寸封装半导体器件制造方法

[发明专利]一种自对准金属硅化物的沟槽型半导体器件及制造方法-CN201010523007.3有效
发明人： 梁安杰;苏冠创;张崇兴 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2010-10-27 - 公布日： 2012-05-16 - 主分类号： H01L21/336 文献下载
摘要：一种自对准金属硅化物的沟槽型半导体器件及制造方法，该方法包括：利用源区掩模形成基区；利用沟槽掩模蚀刻出沟槽，并沉积多晶硅；注入磷元素，形成源区；在所述多晶硅和源区表面形成硅化物；沉积铝铜合金，形成源极金属垫层，栅极金属垫层和金属连线。本发明的制造方法由于采用了较少的掩模板，减少了自对准金属硅化物的沟槽型半导体器件的制造工序和污染，保证了半导体器件的阈值电压等电参数的一致性。由于本发明的制造方法简单、容易，制造工艺容易实现，使器件的质量以及可靠性得到了较大的提高。
一种对准金属硅沟槽半导体器件制造方法

[发明专利]一种具有厚绝缘底部的沟槽及其半导体器件的制造方法-CN201010179208.6有效
发明人： 梁安杰;张崇兴;苏冠创 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2010-05-21 - 公布日： 2010-09-15 - 主分类号： H01L21/336 文献下载
摘要：一种具有厚绝缘底部的沟槽及其半导体器件的制造方法，该方法包括：利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并在沟槽侧壁和上沿沉积氮化物后，在沟槽底部生成第三氧化层；去除氮化物，在沟槽中沉积多晶硅，并生成第四氧化层，完成沟槽的制造；然后分别利用基区掩模和源区掩模形成基区和源区，利用接触孔掩模形成接触沟槽和沟槽插塞，以及利用金属掩模进行金属侵蚀，形成金属垫层和连线完成器件的制造。本发明的制造方法，由于保证了侧壁栅极氧化层的一致性使得制造的器件阈值电压等电参数具有一致性，而且，器件的制造方法简单、容易，容易实现。
一种具有绝缘底部沟槽及其半导体器件制造方法

[发明专利]一种沟槽型半导体功率器件及其制备方法-CN201010104901.7有效
发明人：张崇兴;梁安杰;苏冠创 -专利权人：香港商莫斯飞特半导体有限公司
申请日： 2010-02-03 - 公布日： 2010-07-14 - 主分类号： H01L21/82 文献下载
摘要：一种沟槽型半导体功率器件及其制备方法，该方法包括：利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；利用金属掩模进行金属侵蚀，形成金属垫层和连线。采用本发明的制备方法，减少了利用源区掩模以及基区掩模的工序而可以直接注入形成源区和基区，实现了用较少的制备工序制备新结构器件的目的，提高了器件的质量以及可靠性。
一种沟槽半导体功率器件及其制备方法

1
共 12 条