“崔锐斌”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[实用新型]一种养殖用通风系统-CN202320652449.0有效
发明人：陈嘉杰;崔锐斌;梁鸿飞;李晋川;赵明华;吕晓能;包木才 -专利权人：南牧装备科技有限公司
申请日： 2023-03-28 - 公布日： 2023-10-20 - 主分类号： A01K1/00 文献下载
摘要：一种养殖用通风系统，设置于养殖舍内，所述养殖舍设有多个栏位，所述通风系统包括设置于所述栏位上方的换气通风管和空调通风管，所述空调通风管连接于空调机组，所述换气通风管于每个栏位处设有与所述换气通风管连接的第一支管，所述第一支管的第一出风口方向可调，在夏季直接对准动物头部，确保动物可以直接呼吸到新鲜空气，同时有较高的体感风速，冬季调节第一出风口方向，降低通风量，不直吹动物，避免动物应激，所述空调通风管于每个栏位处设有与所述空调通风管连接的第二支管，所述第二支管的第二出风口对准动物嘴部所在栏位的位置，动物将风呼吸到体内，从内部降温。本实用新型在降低通风量的同时达到了更好的降温效果。
一种养殖通风系统

[实用新型]一种外接式正压空气过滤系统-CN202222842425.X有效
发明人：陈嘉杰;崔锐斌;吕晓能;区慧杰;梁鸿飞;包木才;张百发 -专利权人：广东南牧机械设备有限公司
申请日： 2022-10-27 - 公布日： 2023-05-02 - 主分类号： B01D46/10 文献下载
摘要：本实用新型涉及一种外接式正压空气过滤系统，包括空气过滤框架、多个外层封板和拼装式底座，多个所述外层封板均匀铺设在所述空气过滤框架的各个外端面上，所述拼装式底座设于所述空气过滤框架的下侧；所述空气过滤框架腔内的两侧分别设有空气过滤模块和风机，且所述风机的进出风口延伸出所述空气过滤框架的外侧，本实用新型可安装在猪舍外，舍外空气进入空气过滤模块，经过过滤再被输送入预设的管道通风系统，空气过滤框架分为前端框架、检修口框架、风机固定框架和连接支架，在安装过程中用螺栓固定即可，安装难度低，效率高，同时运输过程中所占空间小，可有效降低运输成本。
一种外接正压空气过滤系统

[发明专利]一种三维异构AIP芯片的封装方法及封装结构-CN201911043037.1有效
发明人：林挺宇;崔锐斌;杨斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-10-30 - 公布日： 2021-08-03 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种三维异构AIP芯片的封装方法及封装结构，封装方法包括：在晶圆的正面贴研磨胶带，并对其背面研磨减薄；对晶圆划片处理形成毫米波芯片；将毫米波芯片贴在临时键合胶上，在毫米波芯片的上表面涂覆第一石墨烯层，在第一石墨烯层上涂布反射层；对毫米波芯片、第一石墨烯层和反射层进行塑封；于第一塑封层形成通孔，把Cu填满通孔；在一次塑封件的上表面制作上线路层；在上线路层上放置IPD芯片并布设天线层，涂覆第二石墨烯层，对上线路层、IPD芯片、天线层、第二石墨烯层进行塑封；在二次塑封件的下表面制作下线路层，在下线路层上植锡球。本发明的三维异构AIP芯片的封装方法及封装结构的散热性能和稳定性良好。
一种三维 aip 芯片封装方法结构

[发明专利]一种降低芯片位置偏移的板级封装方法-CN202110376809.4在审
发明人： 崔锐斌;崔成强 -专利权人：广东工业大学
申请日： 2021-04-08 - 公布日： 2021-07-06 - 主分类号： H01L21/60 文献下载
摘要：本申请提供一种降低芯片位置偏移的板级封装方法，包括以下步骤：S1、提供载板，于载板沿其厚度方向的一面设置临时键合胶层，临时键合胶层由多个独立的胶块组成，相邻两个胶块之间形成沟道；S2、于沟道中填充隔离膜；S3、于每个胶块上粘贴至少一个芯片；S4、提供塑封料，将塑封料设置于胶块和隔离膜上进行塑封，固化后形成塑封层，塑封层将芯片包裹在内从而形成初步封装结构；本申请提供的降低芯片位置偏移的板级封装方法，在载板上设置的临时键合胶层由多个独立的胶块组成，每个胶块具有独立的中心点位置，通过减小芯片与胶层中心点位置的距离，进而可减小由于塑封料加热过程中临时键合胶层膨胀造成的芯片位置偏移，提高封装产品的良率。
一种降低芯片位置偏移封装方法

[实用新型]通过键合丝电性引出的封装结构-CN202021434258.X有效
发明人：环珣;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-07-20 - 公布日： 2021-03-16 - 主分类号： H01L23/49 文献下载
摘要：本实用新型公开一种通过键合丝电性引出的封装结构，包括：第一塑封层、封装于第一塑封层内的第一芯片和若干键合丝，第一塑封层具有相背的第一面和第二面，第一芯片的正面朝向第一面，且第一芯片I/O口通过第一电连接结构与键合丝连接；第二塑封层和封装于第二塑封层内的第二芯片，第二塑封层具有邻近第二面的第三面和与第三面相背的第四面，第二芯片的正面朝向第三面，第二芯片I/O口外露于第三面并通过第二电连接结构与键合丝连接；其中，键合丝包括键合丝本体和分别与键合丝本体两端一体连接的第一端和第二端，第一端邻近第一面，且第一端的横截面大于键合丝本体的横截面。本实用新型可以免去电镀的过程，提高生产效率，降低生产成本。
通过键合丝电性引出封装结构

[发明专利]一种降低打引线高度的芯片封装方法及其封装结构-CN202110049553.6在审
发明人： 崔锐斌;杨斌;匡自亮 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2021-01-14 - 公布日： 2021-02-12 - 主分类号： H01L21/52 文献下载
摘要：本申请涉及芯片封装技术领域，具体涉及一种降低打引线高度的芯片封装方法及其封装结构，其中芯片封装方法包括以下步骤：提供基板，并在基板沿其厚度方向的一侧面开设多个安装孔，并在每个安装孔孔内设置一个芯片模组，芯片模组包括至少一个芯片；将每个芯片模组的输入和输出端口分别与基板上的引线框架通过金属引线连接，金属引线的外表面包覆有绝缘材料；用压具将金属引线往预设方向压弯，使金属引线达到设定高度；在基板上设置塑封层，塑封层填充于安装孔孔内，并将金属引线包裹在内。本申请通过金属引线将每个芯片模组的输入和输出端口分别与基板的引线框架连接，并用压具将金属引线往预设方向压弯，使金属引线的高度降低，轻薄芯片封装尺寸。
一种降低引线高度芯片封装方法及其结构

[实用新型]一种低RDSON三维堆叠集成封装结构-CN202020127829.9有效
发明人：蔡琨辰;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-01-19 - 公布日： 2020-12-08 - 主分类号： H01L21/56 文献下载
摘要：本实用新型公开一种低RDSON三维堆叠集成封装结构，包括：第一阻焊层，间隔开设有第一孔位和第二孔位；位于第一阻焊层一侧的第一塑封层、封装于第一塑封层内并位于第一孔位处的具有双面I/O口的第一芯片和位于第二孔位处的导电块，第一塑封层开设有第四孔位；第一重布线层，位于第一塑封层上并与导电块连接；金属凸块，与第一重布线层的焊盘区连接；依次位于第一阻焊层一侧的第二重布线层和第二阻焊层，以及背对第一芯片安装于第二阻焊层上的第二芯片，第二芯片I/O口通过引线与第二重布线层连接。本实用新型有效降低了RDSON，减小了封装尺寸，提高了系统集成度，避免TMV结构产生空洞现象，降低了电镀工艺难度，降低了生产成本。
一种 rdson 三维堆叠集成封装结构

[实用新型]一种低厚度3D堆叠封装结构-CN202020471426.6有效
发明人：蔡琨辰;崔锐斌;刘春平 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-04-02 - 公布日： 2020-09-04 - 主分类号： H01L21/60 文献下载
摘要：本实用新型公开一种低厚度3D堆叠封装结构，包括：阻焊层和位于阻焊层一侧的第一重布线层，阻焊层开有第一孔位和第二孔位；第一塑封层、封装于第一塑封层内并通过锡膏贴于第一孔位处的第一芯片和贴于第二孔位处的导电块，第一塑封层开有供第一芯片背向阻焊层一侧的I/O口和导电块外露的第三孔位；第二重布线层，位于第一塑封层上并与导电块连接；第二塑封层和封装于第二塑封层内并通过绝缘层贴于第一重布线层上的第二芯片，第二塑封层开有供第二芯片I/O口和第一重布线层外露的第四孔位；第三重布线层，位于第二塑封层上并与第一重布线层连接。本实用新型可降低低厚度3D堆叠封装结构的封装厚度和导通内阻，缩短物理连接和提高产品良率。
一种厚度堆叠封装结构

[实用新型]一种降低三维异构物理连接的封装结构-CN202020471458.6有效
发明人：林挺宇;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-04-02 - 公布日： 2020-09-04 - 主分类号： H01L23/485 文献下载
摘要：本实用新型公开一种降低三维异构物理连接的封装结构，包括：封装模块，包括第一子模块和第二子模块，第一子模块包括第一塑封层、第一芯片和第一重布线层，第一芯片封装于第一塑封层内且I/O口外露于第一塑封层并与第一重布线层连接；第二子模块包括第二塑封层和第二芯片，第二芯片封装于第二塑封层内且I/O口外露于第二塑封层；第一重布线层与第二塑封层贴合，使第二芯片的I/O口与第一重布线层连接；连接线路，其至少一端沿封装模块的厚度方向贯穿封装模块并与第一重布线层连接；第二重布线层，位于封装模块沿其厚度方向的一侧并与连接线路连接。本实用新型可有效缩短芯片之间的物理连接距离，以提高响应速度、降低封装高度。
一种降低三维物理连接封装结构

[实用新型]扇出型三维封装结构-CN201922334454.3有效
发明人：蔡琨辰;刘春平;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-12-20 - 公布日： 2020-07-31 - 主分类号： H01L21/48 文献下载
摘要：本实用新型公开一种扇出型三维封装结构，包括埋入材料，埋入材料上间隔开设有沿埋入材料的厚度方向贯穿埋入材料的第一通孔和第二通孔；第一塑封层、位于第一通孔内的减薄后的第一芯片以及位于第二通孔内的导电柱，第一芯片和导电柱封装于第一塑封层内，且第一芯片的正面朝向第一塑封层；位于埋入材料一侧的第二塑封层和第二芯片，第二芯片的背面通过双面粘结胶带与第一芯片的背面粘结，第二芯片的I/O接口通过引线与导电柱连接，第二芯片封装于第二塑封层内；金属凸块，金属凸块通过电连接结构与第一芯片的I/O接口和导电柱连接。本实用新型有效降低了扇出型三维封装结构的封装高度和生产成本。
扇出型三维封装结构

[实用新型]具有高散热和电磁屏蔽性的扇出型封装结构-CN201922425291.X有效
发明人：刘春平;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-12-27 - 公布日： 2020-07-31 - 主分类号： H01L23/552 文献下载
摘要：本实用新型公开一种具有高散热和电磁屏蔽性的扇出型封装结构，包括：散热屏蔽结构，包括散热屏蔽本体、位于散热屏蔽本体第一面的凹槽和位于散热屏蔽本体第二面的栅格，第一面与第二面相背；塑封件，覆盖散热屏蔽本体的外周，塑封件的一面与第一面平齐，另一面邻近第二面；芯片，通过散热胶贴于凹槽内，芯片正面与塑封件表面平齐；位于塑封件表面并与芯片的I/O接口电连接的种子层和位于种子层上的重布线层；金属凸块，与重布线层的焊盘区焊接。本实用新型可有效屏蔽外部的电磁干扰，保证芯片工作的稳定性和可靠性，芯片工作时产生的热量通过具有较大表面积的栅格进行快速散热，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响。
具有散热电磁屏蔽扇出型封装结构

[发明专利]一种低厚度3D堆叠封装结构及其制备方法-CN202010253983.5在审
发明人：蔡琨辰;崔锐斌;刘春平 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-04-02 - 公布日： 2020-06-26 - 主分类号： H01L21/60 文献下载
摘要：本发明公开一种低厚度3D堆叠封装结构及其制备方法，制备方法包括以下步骤：提供载板，于载板上贴覆导电层和阻焊层，对阻焊层开设第一孔位和第二孔位并分别涂覆锡膏；于锡膏处贴装具有双面I/O口的第一芯片和导电块，塑封后形成第一塑封层；拆键合并翻转固定，对导电层开孔形成第一重布线层；提供具有单面I/O口的第二芯片，将第二芯片贴于第一重布线层远离第一芯片一侧，塑封后形成第二塑封层；分别制作连接第一芯片一侧I/O口与导电块的第二重布线层以及连接第二芯片与第一重布线层的第三重布线层，对第二重布线层和第三重布线层塑封并电性引出。本发明可降低低厚度3D堆叠封装结构的封装厚度和导通内阻，缩短物理连接和提高产品良率。
一种厚度堆叠封装结构及其制备方法

[发明专利]一种低RDSON三维堆叠集成封装结构及其制备方法-CN202010061437.1在审
发明人：蔡琨辰;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2020-01-19 - 公布日： 2020-06-09 - 主分类号： H01L21/56 文献下载
摘要：本发明公开一种低RDSON三维堆叠集成封装结构及其制备方法，其中，制备方法包括以下步骤：提供载板，于载板一侧依次贴装导电材料和第一阻焊层，对第一阻焊层开孔，并于开孔处分别涂覆锡膏；于锡膏处贴装具有双面I/O口的第一芯片及导电块，塑封后制作第一重布线层；拆键合并翻转固定，对导电材料蚀刻，形成第二重布线层；于第二重布线层一侧制作第二阻焊层，并对第二阻焊层对应导电块位置开孔；于第二阻焊层一侧贴装第二芯片，采用引线连接第二芯片的I/O口和第二重布线层，并对第二芯片进行塑封。本发明有效降低了RDSON，减小了封装尺寸，提高了系统集成度，避免TMV结构产生空洞现象，降低了电镀工艺难度，降低了生产成本。
一种 rdson 三维堆叠集成封装结构及其制备方法

[发明专利]扇出型三维封装结构的制备方法及扇出型三维封装结构-CN201911323128.0在审
发明人：蔡琨辰;刘春平;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-12-20 - 公布日： 2020-04-17 - 主分类号： H01L21/48 文献下载
摘要：本发明公开一种扇出型三维封装结构及其制备方法，该制备方法包括：提供埋入材料，在埋入材料上开设第一通孔和第二通孔，然后贴到第一承载胶上；提供第一芯片，将第一芯片贴装于第一通孔内，并在第二通孔内植入导电柱；采用塑封料于埋入材料靠近第一芯片的正面的一侧进行塑封，形成第一塑封层；拆除第一承载胶，翻转第一塑封层并固定；提供第二芯片，将第二芯片贴装于第一芯片的背面，采用引线连接第二芯片的I/O接口和导电柱；采用塑封料于埋入材料远离第一塑封层的一侧进行塑封，形成第二塑封层；在第一塑封层上制作种子层和重布线层，并在重布线层的焊盘区植入金属凸块。本发明有效降低了扇出型三维封装结构的封装高度和生产成本。
扇出型三维封装结构制备方法

[发明专利]具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法-CN201911373185.X在审
发明人：刘春平;崔锐斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-12-27 - 公布日： 2020-04-17 - 主分类号： H01L23/552 文献下载
摘要：本发明公开一种具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法，其中，该制备方法包括以下步骤：将芯片贴装于载板上；提供金属材质的散热屏蔽结构，具有背向设置的凹槽和栅格，将散热屏蔽结构贴装于载板上，使芯片位于凹槽内并通过散热胶与凹槽连接；采用塑封料对散热屏蔽结构进行选择性塑封，形成覆盖散热屏蔽结构的外周并使栅格外露的塑封件；移除载板，翻转塑封件，依次制作种子层和重布线层，并在重布线层的焊盘区植入金属凸块。本发明可以有效屏蔽外部的电磁干扰，保证芯片工作的稳定性和可靠性，芯片工作时产生的热量通过具有较大表面积的栅格进行快速散热，同时还能防止重布线层与芯片的I/O接口之间的结合力受到影响。
具有散热电磁屏蔽扇出型封装结构及其制备方法

1
2
下一页»
尾页
共 16 条