专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果16个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN201010194955.7无效
  • 小田典明;邻真一 - 瑞萨电子株式会社
  • 2010-05-31 - 2011-01-05 - H01L23/485
  • 本发明涉及一种半导体器件。在半导体器件中,下部多层互连结构、中间通孔级绝缘间层、以及上部多层互连结构被按照此顺序堆叠在平面图中与焊盘重叠的区域中;上部多层互连结构的上部互连和通孔被形成为连接至焊盘布置区域中的焊盘;中间通孔级绝缘间层不具有形成在其中的连接上部多层互连结构中的通孔或者互连与下部多层互连结构中的通孔或者互连的导电材料层;并且由被包含在下部多层互连结构中的通孔级绝缘间层中的通孔占据的面积的比率小于由被包含在上部多层互连结构中的通孔级绝缘间层中的通孔占据的面积的比率。
  • 半导体器件
  • [发明专利]半导体器件和用于制造半导体器件的方法-CN201010194978.8无效
  • 小田典明 - 瑞萨电子株式会社
  • 2010-05-31 - 2011-01-05 - H01L23/528
  • 本发明涉及半导体器件和用于制造半导体器件的方法。半导体器件包括:半导体基板;层间绝缘膜,该层间绝缘膜被提供在半导体基板上;由被提供在互连沟槽即第二互连沟槽中的金属膜组成的互连即第二铜互连和由被提供在耦接到互连沟槽的连接孔即通孔中的金属膜组成的栓塞,互连和栓塞都被提供在层间绝缘膜中;第一侧壁,该第一侧壁被提供在通孔的侧表面上;以及第二侧壁,该第二侧壁被提供在第二互连沟槽的侧表面上,并且通孔的侧表面的底部附近的第一侧壁的厚度大于第二互连沟槽的侧表面的底部附近的第二侧壁的厚度。
  • 半导体器件用于制造方法
  • [发明专利]半导体器件及其制造方法-CN200410047390.4无效
  • 竹脇利至;小田典明;本间一郎 - 恩益禧电子股份有限公司
  • 2004-06-03 - 2005-02-02 - H01L23/52
  • 半导体器件包括第一布线层部分(33),形成于半导体衬底(40)上面;及第二布线层部分(32),形成于第一布线层部分上。第一布线层部分包括第一中间层绝缘膜(14,15);多个第一通路栓塞(20),形成于第一中间层绝缘膜中,以第一距离互相隔开;及多个第一布线(30),形成于第一中间层绝缘膜中的多个第一通路栓塞上,并且与多个第一通路栓塞相连。第二布线层部分包括第二中间层绝缘膜;多个第二通路栓塞,形成于第二中间层绝缘膜中,并且以长于第一距离的第二距离互相隔开;及多个第二布线,分别形成于第二中间层绝缘膜中的多个第二通路栓塞上,且与多个第二通路栓塞相连。多个第一通路栓塞、多个第一布线、多个第二通路栓塞和多个第二布线包含含铜金属。第一布线层部分具有单大马士革结构,并且第二布线层部分为双大马士革结构。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN99100526.0无效
  • 小田典明 - 恩益禧电子股份有限公司
  • 1999-02-04 - 2004-03-31 - H01L21/3205
  • 公开了一种半导体器件,其具有:衬底;衬底上的半导体区;形成在半导体区整个表面上的,由Co-Si合金层组成的硅化物层;形成在衬底上的层间介质膜,层间介质膜具有露出部分硅化物层的接触孔;形成在接触孔内部,并且直接与硅化物层接触的阻挡层,阻挡层包括Ti;其中在从接触孔中露出的硅化物层的所说部分上,选择性地形成由Co-Si-Ti合金层组成的富硅硅化物层。还公开了一种制造半导体器件的方法,包括以下步骤:在衬底上选择地形成给定导电类型的半导体区;在半导体区的整个表面上形成Co-Si合金层;在Co-Si合金层的整个表面或部分中掺入Si;在部分Co-Si合金层中形成含Ti层;及对衬底进行热处理,形成含有使接触电阻极大减小的硅量的富硅硅化物层。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN98109607.7无效
  • 小田典明;松本明 - 日本电气株式会社
  • 1998-06-01 - 1998-12-30 - H01L21/768
  • 提供一种半导体器件,含有衬底、第一布线层、第一氧化膜、介质膜、第一氮层、第二布线层、通孔、和第二氮层。第一布线层形成在衬底上,第一氧化膜形成在第一布线层上。介质膜具有低介电常数,并设置在第一和第二布线层之间。第一氮层含有氮,并形成在第一氧化膜中。穿过介质膜形成通孔,并设置在第一布线层和第二布线层之间,电连接第一布线层和第二布线层。第二氮层含有氮,并形成在通孔的侧壁上。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件的制造方法-CN98108918.6无效
  • 小田典明 - 日本电气株式会社
  • 1998-05-22 - 1998-12-02 - H01L21/768
  • 提供一种制造半导体器件的制造方法,所说器件包括层间绝缘膜,层间绝缘膜是形成在半导体衬底上的氧化膜或由BPSG构成的膜。其中,用腐蚀气体选择腐蚀形成在层间绝缘膜上的铝布线层。然后,将通过选择腐蚀所暴露的层间绝缘膜的表面进行表面改造。此后用CVD方法或其它方法形成氟化非晶碳层。根据改造表面的一个方法,在选择腐蚀铝布线层以后,将腐蚀气体改为含CF4的气体,以在层间绝缘膜的表面进行等离子体处理。根据改造表面的另一个方法,在形成氟化非晶碳之前,在层间绝缘膜的表面进行硅离子注入。由于这种改造,可以保持氟化非晶碳与层间绝缘膜之间的粘附性。
  • 半导体器件制造方法
  • [发明专利]半导体器件的制造方法-CN98106258.X无效
  • 小田典明 - 日本电气株式会社
  • 1998-01-24 - 1998-10-07 - H01L21/336
  • 本发明的目的在于防止硅化钛层与P型杂质层的接触电阻增大、P型MOS晶体管的电流驱动能力降低,在用于形成P型源、漏区域7的第1P型杂质离子注入工序和用于激活的热处理工序之后,包括,第2P型杂质的离子注入工序;用于至少使源、漏区域部位的扩散层非晶化的第3杂质离子注入工序;形成硅化钛9的工序。由此,降低了硅化钛层与P型杂质层的接触电阻,提高了P型MOS晶体管的电流驱动能力。
  • 半导体器件制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top