“古尔巴格·辛格”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]存储器件及其形成方法-CN202310893865.4在审
发明人： 古尔巴格·辛格;李晨豪;李智铭;林其谚;刘承祖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-20 - 公布日： 2023-09-22 - 主分类号： H10B41/30 文献下载
摘要：本发明的实施例涉及一种包括衬底以及形成在衬底中的源极和漏极区的存储器件及其形成方法。存储器件包括形成在衬底上并且在源极和漏极区之间的栅极电介质。存储器件还包括形成在栅极电介质上的栅极结构，并且栅极结构具有平坦的顶面。该存储器件还包括具有第一、第二和第三间隔件的多间隔件结构。在栅极结构的侧壁与源极和漏极区中的一个的顶面上形成第一间隔件。在第一间隔件的侧壁上形成第二间隔件，第二间隔件的介电常数大于第一间隔件的介电常数。在第二间隔的侧壁和第一间隔件的水平表面上形成第三间隔件。
存储器件及其形成方法

[发明专利]负斜率隔离结构-CN201811542865.5有效
发明人： 古尔巴格·辛格;蔡宗翰;庄坤苍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-17 - 公布日： 2022-10-25 - 主分类号： H01L21/762 文献下载
摘要：本发明实施例提供了一种半导体结构及其形成方法。在半导体衬底上形成负斜率隔离结构，以使器件彼此隔离。负斜率隔离结构的顶部临界尺寸小于底部临界尺寸。负斜率隔离结构可以穿透绝缘体上硅结构布置的绝缘层。本发明实施例涉及负斜率隔离结构。
斜率隔离结构

[发明专利]半导体结构及其制造方法-CN202110394461.1在审
发明人： 古尔巴格·辛格;庄坤苍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-13 - 公布日： 2022-06-14 - 主分类号： H01L29/06 文献下载
摘要：本文揭示一种半导体结构，包括一基体总成及一半导体器件。该半导体器件是形成于该基体总成上，且包括一主体区、两个有源区及一对接主体。所述有源区设置于该主体区的两个相对侧，且两者皆具有一第一型传导性。该主体区及所述有源区共同占据该基体总成的一表面区。该对接主体具有不同于该第一型传导性的一第二型传导性，且位在该基体总成的该表面区上以允许该主体区经由该对接主体而被连结至所述有源区中的一者。
半导体结构及其制造方法

[发明专利]配置为表现绝缘体上半导体行为的块状半导体衬底及其制备方法-CN201910049742.6有效
发明人： 古尔巴格·辛格;庄坤苍;陈信吉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-01-18 - 公布日： 2022-05-31 - 主分类号： H01L27/12 文献下载
摘要：本文公开了配置为表现出绝缘体上半导体(SOI)行为的块状半导体衬底，以及相应的制造方法。被配置为表现出SOI行为的示例性块状衬底包括限定块状衬底的沟道区域的第一隔离沟槽和限定包括沟道区域的有源区域的第二隔离沟槽。第一隔离沟槽包括第一隔离沟槽部分和设置在第一隔离沟槽部分上方的第二隔离沟槽部分。第一隔离材料填充第一隔离沟槽部分，并且外延材料填充第二隔离沟槽部分。外延材料设置在第一隔离材料上。第二隔离材料填充第二隔离沟槽。在第一隔离沟槽和沟道区域下面的块状衬底的一部分被配置为具有比块状衬底更高的电阻。本发明实施例涉及配置为表现绝缘体上半导体行为的块状半导体衬底。
配置表现绝缘体上半导体行为块状半导体衬底及其制备方法

[发明专利]用于集成电路的浅沟槽隔离-CN201811544217.3有效
发明人： 古尔巴格·辛格;陈信吉;庄坤苍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-17 - 公布日： 2022-04-19 - 主分类号： H01L21/764 文献下载
摘要：本公开实施例描述了可以在浅沟槽隔离结构(STI)结构中形成气隙的制造方法。例如，方法包括图案化衬底上方的半导体层以形成半导体岛并且氧化半导体岛的侧壁表面以在侧壁表面上形成第一衬垫。此外，该方法包括在第一衬垫和衬底上方沉积第二衬垫，以及在半导体岛之间沉积第一介电层。去除第一介电层和第一衬垫之间的第二衬垫以在第一介电层和第一衬垫之间形成开口，并且在第一介电层上方沉积第二介电层以封闭开口并且在第一介电层和第一衬垫之间形成气隙，使得气隙沿着第一衬垫设置。本发明实施例涉及用于集成电路的浅沟槽隔离。
用于集成电路沟槽隔离

[发明专利]半导体结构和用于形成半导体器件的方法-CN201811220153.1有效
发明人： 古尔巴格·辛格;蔡宗翰;庄坤苍 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-19 - 公布日： 2021-08-06 - 主分类号： H01L21/762 文献下载
摘要：本发明实施例涉及半导体结构，半导体结构包括具有顶面的衬底以及形成在衬底的顶面上的第一和第二器件。半导体结构也包括形成在衬底中以及第一和第二器件之间的深隔离结构。深隔离结构包括形成在顶面处并且具有顶部宽度的顶部部分以及具有大于顶部宽度的底部宽度的底面。本发明实施例涉及用于半导体器件中的噪声隔离的结构和方法。
半导体结构用于形成半导体器件方法

[发明专利]半导体结构及其形成方法-CN202110179672.3在审
发明人： 古尔巴格·辛格;庄坤苍;王柏仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-07 - 公布日： 2021-06-29 - 主分类号： H01L27/088 文献下载
摘要：本公开描述了一种用于减少射频操作的设备或将受益于RC延迟减少的设备中的RC延迟的方法。该方法包括在衬底上形成具有源极/漏极区和栅极结构的晶体管结构；在衬底上沉积第一介电层以嵌入晶体管结构；在第一介电层内，在晶体管结构的源极/漏极区上形成源极/漏极接触件；在第一介电层上沉积第二介电层；在第二介电层中形成金属线；在金属线之间的第二介电层中形成开口以暴露第一介电层；通过所述开口蚀刻所述金属线之间的第二介电层和所述源极/漏极接触件之间的第一介电层；在第一和第二介电层中以及在晶体管结构上方沉积第三介电层以形成气隙。本申请的实施例提供了半导体结构及其形成方法。
半导体结构及其形成方法

[发明专利]半导体装置及其形成方法-CN202010009273.8在审
发明人： 古尔巴格·辛格;王柏仁;庄坤苍;蔡宗翰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-06 - 公布日： 2020-12-15 - 主分类号： H01L23/31 文献下载
摘要：半导体装置包括设置在第一源极/漏极区域和第二源极/漏极区域之间的栅极结构以及设置在第一源极/漏极区域上方的第一接触件。该半导体装置包括设置在第二源极/漏极区域上方的第二接触件以及设置在第一接触件和第二接触件之间以及栅极结构上方的气隙。本发明的实施例还涉及形成半导体装置的方法。
半导体装置及其形成方法

[发明专利]存储器件及其形成方法-CN201811382015.3在审
发明人： 古尔巴格·辛格;李晨豪;李智铭;林其谚;刘承祖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-20 - 公布日： 2019-07-12 - 主分类号： H01L27/11521 文献下载
摘要：本发明的实施例涉及一种包括衬底以及形成在衬底中的源极和漏极区的存储器件及其形成方法。存储器件包括形成在衬底上并且在源极和漏极区之间的栅极电介质。存储器件还包括形成在栅极电介质上的栅极结构，并且栅极结构具有平坦的顶面。该存储器件还包括具有第一、第二和第三间隔件的多间隔件结构。在栅极结构的侧壁与源极和漏极区中的一个的顶面上形成第一间隔件。在第一间隔件的侧壁上形成第二间隔件，第二间隔件的介电常数大于第一间隔件的介电常数。在第二间隔的侧壁和第一间隔件的水平表面上形成第三间隔件。
间隔件存储器件栅极结构漏极区侧壁衬底源极栅极电介质介电常数间隔件结构水平表面顶面平坦

1
共 9 条