“中芯国际集成电路制造（深圳）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202210366213.0在审
发明人：金吉松 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括相背的正面和背面，基底包括多个器件单元区，基底正面的器件单元区上形成有晶体管，晶体管包括位于基底正面的有源区、位于有源区上的栅极结构、位于栅极结构两侧的有源区内的源漏掺杂区、位于栅极结构侧部且覆盖源漏掺杂区的层间介质层以及位于层间介质层中的源漏互连层，源漏互连层与源漏掺杂区相接触；形成贯穿背面的相邻器件单元区之间基底的掩埋沟槽、以及贯穿掩埋沟槽下方的层间介质层的通孔，通孔暴露出源漏互连层；对掩埋沟槽和通孔进行填充，形成位于掩埋沟槽内的掩埋电源轨、以及位于通孔内的导电插塞，导电插塞与源漏互连层相接触。本发明提高工艺兼容性，优化半导体结构的性能。
半导体结构及其形成方法

[发明专利]非易失性存储器及其工作方法-CN202010272470.9有效
发明人：刘盼盼;张海洋 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2020-04-09 - 公布日： 2023-09-22 - 主分类号： G11C13/00 文献下载
摘要：一种非易失性存储器及其工作方法，所述非易失性存储器通过采用一个阻变式随机存储单元，即可以实现数据的非易失性存储，与采用两个阻变式随机存储单元的非易失性存储器相比，可以有效降低非易失性存储器的功耗，并可以提高非易失性存储器的集成度。
非易失性存储器及其工作方法

[发明专利]半导体器件及其形成方法-CN202111675775.5在审
发明人：施平;罗登贵;张连谦 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-31 - 公布日： 2023-07-14 - 主分类号： H10B41/42 文献下载
摘要：本发明提供一种半导体器件及其形成方法，包括：提供衬底，所述衬底包括存储区和逻辑区；在所述存储区上形成若干相互分立的存储栅结构、以及在所述逻辑区上形成栅极膜层，所述存储栅结构包括浮栅层以及位于所述浮栅层上的控制栅层；在所述衬底上、所述存储栅结构、所述栅极膜层上形成初始半导体层；在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面；以减少制程成本和制程周期，且优化工艺窗口，使得产品的可靠性得到提高。
半导体器件及其形成方法

[发明专利]电感结构及电感结构的形成方法-CN202111678885.7在审
发明人：王晓东;王西宁;刘凌;钱蔚宏 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L23/58 文献下载
摘要：一种电感结构及电感结构的形成方法，结构包括：衬底，包括隔离区和环绕隔离区的保护环区；位于隔离区上的若干隔离单元，包括：若干第一栅极层及位于第一栅极层两侧的第一金属层；位于保护环区上的若干第二栅极层；位于第二栅极层两侧的第二金属层；位于隔离区上和保护环区上的第一介质层，第一金属层、第一栅极层、第二栅极层和第二金属层位于第一介质层内；位于第一介质层上的第二介质层；位于隔离区上第二介质层上的若干第三金属层；位于保护环区上第二介质层上的保护环结构；位于保护环区第二介质层内的电连接层，电连接层电连接保护环结构和第二金属层。所述结构使线圈结构和衬底之间的耦合电容减少，从而增加电感的品质因数Q。
电感结构形成方法

[发明专利]半导体结构及其形成方法-CN202111679048.6在审
发明人：韩兆翔;范伟海 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L23/528 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构包括：衬底；互连结构，位于所述衬底上，所述互连结构包括沿第一方向延伸的金属线以及位于所述金属线两端的第一插塞和第二插塞；补充层，位于所述第一插塞和所述第二插塞之间的所述金属线的侧壁上。本发明实施例提供的半导体结构，有利于提高半导体结构的抗电迁移能力，改善阴极附近产生的空洞问题，提高半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910750640.7有效
发明人：张田田 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2019-08-14 - 公布日： 2023-07-04 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底内形成有源漏掺杂区，所述基底上形成有层间介质层，所述层间介质层中形成有露出源漏掺杂区的接触孔；在所述接触孔露出的源漏掺杂区上形成金属层；在所述金属层上形成填充所述接触孔的导电层；进行第一退火处理，使所述金属层以及部分厚度的所述源漏掺杂区和导电层转化为硅化物层，位于所述接触孔内的剩余所述导电层作为接触孔插塞。本发明实施例中所述接触孔插塞能够与所述硅化物层直接接触，从而有利于提高所述接触孔插塞和源漏掺杂区之间的接触性能。
半导体结构及其形成方法

[发明专利]静电放电防护器件及其形成方法-CN202111630341.3在审
发明人：彭昀鹏;赵连国;张红丹;陈建;石缚凤 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-28 - 公布日： 2023-06-30 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电防护器件及其形成方法，其中结构包括：位于所述衬底内的第一阱区，所述第一阱区具有第二导电类型，所述第一阱区内具有第一引出区，所述第一引出区具有第一导电类型，所述第一引出区与所述第一保护环电连接；位于所述衬底内，且与所述第一阱区相邻的第二阱区，所述第一阱区和所述第二阱区相互分立，所述第一阱区与所述第二阱区之间具有放电区，所述第二阱区具有第一导电类型；位于所述放电区表面的介质层，所述介质层还延伸至部分所述第一引出区和所述第二阱区表面；位于所述介质层表面的第一导电接触层；位于所述第一引出区表面的第二导电接触层，所述第二导电接触层与所述第一导电接触层电连接，提高器件放电能力和开启电压。
静电放电防护器件及其形成方法

[发明专利]光器件及光器件的形成方法-CN202111556559.9在审
发明人：冯霞;曾红林;陈晓军;吴家亨;殷霞革;张冬生 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-12-17 - 公布日： 2023-06-20 - 主分类号： H01S5/10 文献下载
摘要：一种光器件及光器件的形成方法，结构包括：衬底，所述衬底包括第一基底、位于第一基底上的埋氧层以及位于埋氧层上的第二基底；位于第二基底内的第一波导以及位于第一波导两侧的第一凹槽；位于第二基底内的第二波导以及位于第二波导两侧的第二凹槽，所述第二凹槽的深度大于第一凹槽的深度；位于第二基底内的第三波导以及位于第三波导两侧的第三凹槽，所述第三凹槽暴露出所述埋氧层表面，所述第三波导包括第三起始区，所述第三起始区在衬底表面的投影为三角形。所述结构能够有效减小回波损耗。
器件形成方法

[发明专利]一种金属互连结构平行测试结构及其形成方法-CN202111530743.6在审
发明人：谢飞;江滢;汤玉捷 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-12-15 - 公布日： 2023-06-16 - 主分类号： H01L23/544 文献下载
摘要：本申请提供一种金属互连结构平行测试结构及其形成方法，所述测试结构包括：半导体衬底；第一介质层，位于所述半导体衬底表面；第一金属层以及位于所述第一金属层侧壁和底部的阻挡层，位于所述第一介质层中，所述第一金属层底部的阻挡层和所述半导体衬底的一部分合金化连接；第二介质层，位于所述第一介质层表面，所述第二介质层中设置有贯穿所述第二介质层且电连接所述第一金属层的金属连接结构，其中，所述第一金属层和所述金属连接结构与半导体衬底中主体区的第一金属层和金属连接结构完全相同。本申请提供一种金属互连结构平行测试结构及其形成方法，可以使金属层和半导体衬底之间良好电连接，从而提高测试结果准确性。
一种金属互连结构平行测试及其形成方法

[发明专利]探针固定模组及测试装置-CN202111478408.6在审
发明人：刘涛;杨凤娟;杨莉娟 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-12-06 - 公布日： 2023-06-06 - 主分类号： G01R1/067 文献下载
摘要：一种探针固定模组及测试装置，探针固定模组包括：固定座，包括沿水平方向延伸的第一连接主体部；探针固定组件，包括用于固定探针的固定件，固定件包括沿水平方向延伸且与第一连接主体部的底面相对设置的第二连接主体部；直线伸缩机构，位于第一连接主体部和第二连接主体部之间，直线伸缩机构用于在纵向上实现第一连接主体部和第二连接主体部的弹性连接。将探针安装于探针固定组件上，则当探针与待测器件之间具有间隙时，直线伸缩机构能够相应释放弹性压力，使得探针能够通过弹性压力的释放产生竖直方向的位移，自动弥补间隙，使得探针与待测器件保持稳定接触的状态，降低探针与待测器件接触不良的概率，从而有利于提高测试的成功率和准确率。
探针固定模组测试装置

[发明专利]静电放电电路-CN202011056506.6有效
发明人：王珏 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-09-30 - 公布日： 2023-05-26 - 主分类号： H02H9/04 文献下载
摘要：一种静电放电电路，包括：第一晶体管，栅极与电源电压节点耦合，漏极与电源电压节点耦合，源极与接地电压节点耦合；第二晶体管，栅极与第一晶体管的漏极连接，源极与电源电压节点连接；第三晶体管和第四晶体管，第三晶体管的栅极以及第四晶体管的栅极与第一晶体管的源极连接，第三晶体管的漏极与第四晶体管的漏极以及与第二晶体管的漏极连接，第四晶体管的源极与接地电压节点连接；第五晶体管，栅极与第三晶体管的源极以及第二晶体管的漏极连接，漏极与电源电压节点连接；第六晶体管，栅极与第三晶体管的漏极以及第四晶体管的漏极连接，漏极与第五晶体管的源极连接，且第六晶体管的源极与接地电压节点连接。所述静电放电电路的效率得到提升。
静电放电电路

[发明专利]集成芯片及其形成方法-CN202111383412.4在审
发明人：纪世良;柯星;张海洋 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-11-22 - 公布日： 2023-05-23 - 主分类号： H01L23/373 文献下载
摘要：本申请技术方案提供一种集成芯片及其形成方法，其中所述集成芯片包括至少两个具有导电连线的功能芯片，所述功能芯片之间的导电通路上设置有导热层，且所述导热层中包括导电连线；所述导热层还包括刚性导热基体层以及位于所述刚性导热基体层中的柔性导热层。本申请技术方案的集成芯片不仅具有较好的导热能力，还具有适宜的刚性。
集成芯片及其形成方法

[发明专利]电感结构及其形成方法-CN202111384583.9在审
发明人：李纪周 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-11-22 - 公布日： 2023-05-23 - 主分类号： H01F17/02 文献下载
摘要：本申请技术方案提供一种电感结构及其形成方法，所述电感结构包括：电感主体导线，呈螺旋状分布，且包括通过绝缘层隔离的若干电感子导线；第一辅助导线，对应配置于相邻所述电感子导线之间的所述绝缘层下方；第二辅助导线，连接相邻所述电感子导线和相应的第一辅助导线；其中，所述电感主体导线、所述第一辅助导线和所述第二辅助导线形成导电通路。本申请技术方案可以提高电感结构的电迁移抗性。
电感结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111384591.3在审
发明人：王珏;朱斌;孟宇 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-11-22 - 公布日： 2023-05-23 - 主分类号： H01L27/02 文献下载
摘要：本申请技术方案提供一种半导体结构及其形成方法，所述半导体结构包括：半导体衬底；掺杂类型不同的第一阱区和第二阱区，均自所述半导体衬底的表面向内部延伸且侧壁接触；基区和发射区，分立的自所述第一阱区的表面向内部延伸；集电区，分立的自所述第二阱区的表面向内部延伸；其中所述发射区和所述半导体衬底电连接，而所述发射区与所述基区之间不进行电连接。本申请技术方案的半导体结构及其形成方法可以降低双极结型晶体管的击穿电压。
半导体结构及其形成方法

[发明专利]半导体器件的形成方法-CN202010149007.5有效
发明人：张海洋;纪世良;刘盼盼 -专利权人： 中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2020-03-05 - 公布日： 2023-02-21 - 主分类号： H01L21/3065 文献下载
摘要：一种半导体器件的形成方法，包括：提供初始化结构，使电感耦合等离子体装置分别输出第一功率、第二功率和第三功率，以在光刻胶图案的侧壁、光刻胶图案的顶部、光刻胶图案之间的待刻蚀层上形成保护层；然后去除光刻胶图案的顶部、以及光刻胶图案之间的掩膜材料层上的保护层，以在光刻胶图案的两侧形成侧墙；并以侧墙为掩膜去除侧墙之间的部分掩膜材料层；重复依次输出第一功率、第二功率和第三功率，形成目标结构。采用上述方案，不会出现因工艺窗口较小而造成的最终形成的目标结构偏离预设的位置或者小于预设的尺寸的情况；且输出三种功率多次刻蚀能够避免目标结构厚度不均匀的情况。
半导体器件形成方法

1
2
下一页»
尾页
共 28 条