“黎重林”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]低压降二极管及其制造方法-CN202311051317.3有效
发明人：张超;黎重林;庄翔;胡潘婷 -专利权人：捷捷半导体有限公司
申请日： 2023-08-21 - 公布日： 2023-10-20 - 主分类号： H01L29/06 文献下载
摘要：本发明的实施方式提供了一种低压降二极管及其制造方法，属于半导体技术领域，在N+型掺杂类型的衬底上，光刻出注入孔内疏外密且内小外大的注入图形，并注入第二设定浓度的掺杂离子，进行去胶和清洗，在去胶和清洗结束后，外延生长N型漂移区，随后进行高温扩散，以使注入的掺杂离子在N型漂移区的底部四周形成N型补偿区，并在N型漂移区上形成主结和场限环，以制造出低压降二极管，使二极管的N型漂移区的底部四周存在越靠近边缘浓度越高的N型补偿区，从而使主结的耗尽层刚好截止在N型补偿区边界，不影响击穿电压，并提高N型漂移区四周及场限环下方的载流子浓度，以降低N型漂移区的电阻，进而极大地减小二极管的导通压降。
低压二极管及其制造方法

[实用新型]一种极低残压的压敏电阻-CN201821456834.3有效
发明人：张涛;黎重林;何新建;朱明 -专利权人：捷捷半导体有限公司
申请日： 2018-09-06 - 公布日： 2019-07-26 - 主分类号： H01C7/10 文献下载
摘要：本实用新型公开了一种极低残压的压敏电阻，包括压敏电阻本体，压敏电阻上连接有压敏电阻引出段，压敏电阻连接固体放电管或内部设置固体放电管芯片，压敏电阻与固体放电管通过焊锡可靠连接点串联，固体放电管芯片与压敏电阻内的压敏电阻芯片通过连接线连接，固体放电管芯片与压敏电阻芯片水平连接或垂直叠置连接，本实用新型压敏电阻在经受浪涌冲击时产生的残压和目前使用的压敏电阻相比明显降低；压敏电阻在经受浪涌冲击后的劣化速度和目前使用的压敏电阻相比显著减缓。
压敏电阻固体放电管残压压敏电阻芯片本实用新型浪涌冲击芯片压敏电阻本体连接线垂直叠置可靠连接内部设置水平连接引出段焊锡劣化串联

[实用新型]一种内置触发放电管的塑封可控硅-CN201720772464.3有效
发明人： 黎重林;颜呈祥;王成森;王琳 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2017-06-29 - 公布日： 2018-01-19 - 主分类号： H01L29/74 文献下载
摘要：本实用新型公开了一种内置触发放电管的塑封可控硅，包括引线框架的底板、可控硅芯片、可控硅芯片的门极、引线框架的门极引出端、放电管芯片、铝内引线，可控硅芯片通过焊料置于引线框架的底板居中位置上，放电管芯片通过焊料置于引线框架的门极引出端居中位置，放电管芯片通过铝内引线与可控硅芯片的门极相连接，可控硅芯片的门极位于可控硅芯片右下角。本实用新型可以使可控硅的触发角很小，从而提高可控硅的输出效率，可以形成可控硅的强触发，加快可控硅的开通时间，减少可控硅在开通时段的发热，对应用电路中的触发电容取值越小，触发角越小，器件在到达转折电压时。
一种内置触发放电塑封可控硅

[发明专利]用金属铝膜实现对通隔离扩散的晶闸管芯片及其制作方法-CN201310209154.7有效
发明人：周榕榕;王成森;沈怡东;黎重林 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2013-05-30 - 公布日： 2017-02-08 - 主分类号： H01L29/74 文献下载
摘要：本发明涉及一种单台面工艺的晶闸管，用于制造该晶闸管的芯片及其制作方法，晶闸管包含外壳、芯片、框架三部分，其中的芯片包含N型长基区N1，P型短基区P1、P2，隔离墙，扩磷区域N2（或扩磷区域N2、N3、N4），钝化台面等。尤其所述的隔离墙是由蒸发金属铝扩散而成，对于单向晶闸管芯片、双向晶闸管芯片都适用一种优选方案中，硅片表面喷砂后蒸发金属铝，经反刻、真空合金，对通隔离扩散后形成隔离墙。另一种优选方案中，硅片经氧化、光刻隔离窗口后，沉积多晶硅薄膜，蒸发宽度与隔离窗口宽度一致的金属铝，进行对通隔离扩散后形成隔离墙。以此方法生产的单台面工艺晶闸管性能优越、稳定可靠。
金属实现隔离扩散晶闸管芯片及其制作方法

[实用新型]一种SiC环状浮点型P+结构结势垒肖特基二极管-CN201620264475.6有效
发明人：王成森;沈怡东;钱清友;张超;周榕榕;黎重林;薛治祥;颜呈祥 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2016-04-01 - 公布日： 2016-10-05 - 主分类号： H01L29/872 文献下载
摘要：本实用新型涉及一种半导体芯片技术领域，公开了一种SiC环状浮点型P+结构结势垒肖特基二极管，包括肖特基接触区、SiO₂隔离介质、N‑外延层、N+衬底区和欧姆接触区，所述N+衬底区上面设有N‑外延层，所述N‑外延层上设有肖特基接触区和SiO₂隔离介质，所述N+衬底区下面设有欧姆接触区，其特征在于：所述N‑外延层和肖特基接触区之间设有多个环状浮点型P+注入区。本实用新型的优点：在传统JBS器件结构基础上引入环状浮点型P+结构，增大有源区肖特基接触面积，增大导通路径，提高器件的正向导通电流，降低导通电阻，而反向漏电流增加并不明显，解决缓解了器件正向导通电阻和反向击穿电压相互制约矛盾等问题。
一种 sic 环状浮点结构结势垒肖特基二极管

[发明专利]一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法-CN201610199796.7在审
发明人：王成森;沈怡东;钱清友;张超;周榕榕;黎重林;薛治祥;颜呈祥 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2016-04-01 - 公布日： 2016-06-29 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种SiC环状浮点型P+结构结势垒肖特基二极管，包括肖特基接触区、SiO₂隔离介质、N‑外延层、N+衬底区和欧姆接触区，所述N+衬底区上面设有N‑外延层，所述N‑外延层上设有肖特基接触区和SiO₂隔离介质，所述N+衬底区下面设有欧姆接触区，其特征在于：所述N‑外延层和肖特基接触区之间设有多个环状浮点型P+注入区。本发明的优点：在传统JBS器件结构基础上引入环状浮点型P+结构，增大有源区肖特基接触面积，增大导通路径，提高器件的正向导通电流，降低导通电阻，而反向漏电流增加并不明显，解决缓解了器件正向导通电阻和反向击穿电压相互制约矛盾等问题。
一种 sic 环状浮点结构结势垒肖特基二极管制备方法

[发明专利]一种瞬态抑制二极管芯片及其制造方法-CN201410353911.2在审
发明人：张超;黎重林;王成森;王志超 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2014-07-24 - 公布日： 2014-10-08 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种瞬态抑制二极管芯片，包含：P型衬底硅片；设置在P型衬底上侧的N^-型反型层；设置在N^-型反型层上侧的N⁺型浅结区；设置在N⁺型浅结区四周的N型深环区，所述N型深环区的顶部与所述N⁺型浅结区的顶部齐平；氧化层，所述氧化层设置在N^-型反型层上方并覆盖部分N型深环区；设置在N⁺型浅结区上侧的第一金属化电极，其宽度范围延伸至氧化层；设置在P型衬底下侧的P⁺补硼区；设置在P⁺补硼区下侧的第二金属化电极；其中，所述N^-型反型层是通过在P型衬底硅片上高温长时间氧化制得。本发明还公开了一种瞬态抑制二极管芯片的制造方法。本发明实现器件的穿通击穿，达到器件在低击穿电压下低漏电的目的。
一种瞬态抑制二极管芯片及其制造方法

[发明专利]平面晶闸管、用于制造平面晶闸管的芯片及制作方法-CN201310211580.4有效
发明人：周榕榕;王成森;沈怡东;黎重林 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2013-05-30 - 公布日： 2013-09-11 - 主分类号： H01L29/74 文献下载
摘要：本发明涉及一种平面晶闸管，用于制造该平面晶闸管的芯片及其制作方法，晶闸管包含外壳、芯片、框架三部分，其中的芯片包含N型长基区N1，P型短基区P1、P2，隔离墙，扩磷区域N2（或扩磷区域N2、N3、N4），场限环等。尤其所述的隔离墙是由蒸发金属铝扩散而成，对于平面工艺的单向晶闸管芯片、双向晶闸管芯片都适用：一种优选方案中，硅片表面喷砂后蒸发金属铝，经反刻、真空合金，对通隔离扩散后形成隔离墙。另一种优选方案中，硅片经氧化、光刻隔离窗口后，沉积多晶硅薄膜，蒸发宽度与隔离窗口宽度一致的金属铝，进行对通隔离扩散后形成隔离墙。以此方法生产的平面晶闸管性能优越、稳定可靠。
平面晶闸管用于制造芯片制作方法

[发明专利]一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片-CN201310208754.1无效
发明人：沈怡东;王成森;周榕榕;黎重林;杜伟伟;钱如意 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2013-05-30 - 公布日： 2013-08-14 - 主分类号： H01L21/265 文献下载
摘要：本发明公开一种在硅片上实施铝扩散的方法，包含以下步骤：1、硅片上生长氧化层；2、氧化层上光刻注入窗口；3、通过注入窗口注入铝离子；4、去除离子注入后含有铝的氧化层；5、在注入铝的硅和氧化层上生长多晶硅层作为隔离扩散掩蔽层；6、通过隔离扩散掩蔽层对注入铝的硅进行对通隔离扩散铝离子，形成对通隔离环或未对通隔离环；7、通过镓扩散或硼扩散填补隔离扩散铝离子形成的反型层，在硅片中扩散形成基区。本发明克服离子注入铝掺杂量不易控制、重复性差的难点，实现低浓度的深结扩散，提高产品反向击穿电压，提高产品结温特性，减少高温扩散温度时间，实现节能减排，提高少子寿命，提高产品电性能、稳定性，提高芯片的使用面积。
一种硅片实施扩散方法及其制造晶闸管芯片

[实用新型]一种单向晶闸管芯片的门极结构-CN201120233893.6有效
发明人：王成森;黎重林;沈怡东;周榕榕 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2011-07-05 - 公布日： 2012-04-11 - 主分类号： H01L29/423 文献下载
摘要：本实用新型涉及一种单向晶闸管芯片的门极结构，其特征在于：包括门极G区、阴极K区和钝化沟槽区，所述门极G区和阴极K区四周包裹有钝化沟槽区。本实用新型的优点是：在保持高电压、大电流的前提下，同角门极结构或中心门极结构的晶闸管相比，边门极结构的单向晶闸管门极触发周界提高了近一倍，而芯片的纵向结构参数不变，既提高了芯片的dI/dt值，同时芯片的dV/dt值和ITSM值不变。
一种单向晶闸管芯片结构

[实用新型]一种降低对通隔离扩散横向扩散宽度的结构-CN201120270370.9有效
发明人： 黎重林;王成森 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2011-07-28 - 公布日： 2012-03-14 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及一种降低对通隔离扩散横向扩散宽度的结构，其特征在于：包括抑制横向扩散用环形槽、正面对通隔离扩散区和背面对通隔离扩散区，所述正面对通隔离扩散区内侧设有抑制横向扩散用环形槽，所述抑制横向扩散用环形槽一侧设有环形钝化槽。本实用新型的优点是：采用了抑制横向扩散用环形槽的方式，降低了对通隔离扩散过程中形成的横向扩散宽度，有效降低了横向扩散宽度对VRRM电压特性的影响，提高了击穿电压及产品良率；同时采用正面对通隔离扩散区环宽窄、背面对通隔离扩散区环宽宽的结构，提高了背对通隔离扩散速度，扩散时间比原来减少了15-20h。
一种降低隔离扩散横向宽度结构

[实用新型]台面工艺可控硅芯片结构-CN201120270383.6有效
发明人：王成森;黎重林;周榕榕;沈怡东 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2011-07-28 - 公布日： 2012-03-14 - 主分类号： H01L29/74 文献下载
摘要：本实用新型涉及台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，其特征在于：所述对通隔离扩散区底部设有背面应力平衡槽。本实用新型的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
台面工艺可控硅芯片结构

[发明专利]台面工艺可控硅芯片结构和实施方法-CN201110213225.1有效
发明人：王成森;黎重林;周榕榕;沈怡东 -专利权人：启东市捷捷微电子有限公司
申请日： 2011-07-28 - 公布日： 2011-11-16 - 主分类号： H01L27/082 文献下载
摘要：本发明涉及台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，其特征在于：所述对通隔离扩散区底部设有背面应力平衡槽。本发明的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
台面工艺可控硅芯片结构实施方法

[发明专利]台面工艺功率晶体管芯片结构和实施方法-CN201110213277.9有效
发明人：王成森;黎重林;周榕榕;沈怡东 -专利权人：启东市捷捷微电子有限公司
申请日： 2011-07-28 - 公布日： 2011-11-16 - 主分类号： H01L27/082 文献下载
摘要：本发明涉及台面工艺功率晶体管芯片结构，包括N+发射区、发射极铝电极、基极铝电极、SiO2保护膜、玻璃钝化膜、N+衬底扩散层、P型基区扩散层和硅单晶片，所述硅单晶片正面设有P型基区扩散层，所述硅单晶片背面设有N+衬底扩散层，所述P型基区扩散层表面设有SiO2保护膜、基极铝电极、N+发射区和发射极铝电极，所述硅单晶片和P型基区扩散层上设有正面沟槽，所述正面沟槽底部和侧壁设有玻璃钝化膜，其特征在于：所述N+衬底扩散层背面周围设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述N+衬底扩散层和玻璃膜表面上设有多层金属电极。本发明的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、产品可靠性较高。
台面工艺功率晶体管芯片结构实施方法

[发明专利]一种降低对通隔离扩散横向扩散宽度的结构及方法-CN201110213223.2有效
发明人： 黎重林;王成森 -专利权人：启东市捷捷微电子有限公司
申请日： 2011-07-28 - 公布日： 2011-11-16 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种降低对通隔离扩散横向扩散宽度的结构及方法，其特征在于：包括抑制横向扩散用环形槽、正面对通隔离扩散区和背面对通隔离扩散区，所述正面对通隔离扩散区内侧设有抑制横向扩散用环形槽，所述抑制横向扩散用环形槽一侧设有环形钝化槽。本发明的优点是：采用了抑制横向扩散用环形槽的方式，降低了对通隔离扩散过程中形成的横向扩散宽度，有效降低了横向扩散宽度对VRRM电压特性的影响，提高了击穿电压及产品良率；同时采用正面对通隔离扩散区环宽窄、背面对通隔离扩散区环宽宽的结构，提高了背对通隔离扩散速度，扩散时间比原来减少了15-20h。
一种降低隔离扩散横向宽度结构方法

1
2
下一页»
尾页
共 19 条