“陆时进”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]用于高速SRAM的高可靠可编程复制位线时钟控制系统-CN202011519716.4有效
发明人：胡春艳;陆时进;陈雷;李建成;马浩;刘琳;任荣康;刘晨静;赵佳;刘劭璠 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2020-12-21 - 公布日： 2023-08-29 - 主分类号： G11C11/417 文献下载
摘要：本发明公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。
用于高速 sram 可靠可编程复制时钟控制系统

[发明专利]一种低开销抗辐射存储单元版图结构-CN202310175378.4在审
发明人：郑涛;任荣康;李建成;陆时进;刘琳;赵佳;黄新壮;刘晨静;刘劭璠;刘佳林 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-02-27 - 公布日： 2023-06-09 - 主分类号： H10B10/00 文献下载
摘要：一种低开销抗辐射存储单元版图结构，由两块半边基本单元版图模块拼接组成；每个半边基本单元版图模块中：第一P阱位于第一传输管和下拉管版图结构的一侧；第一传输管和下拉管版图结构的另一侧与第一上拉管版图结构紧贴；N阱位于第一上拉管版图结构和第二上拉管版图结构中间；第二P阱位于第二传输管和下拉管版图结构的一侧；第二传输管和下拉管版图结构的另一侧与第二上拉管版图结构紧贴；两个第一上拉管版图结构连接，两个第一传输管和下拉管版图结构连接；两个第二上拉管版图结构连接；两个第二传输管和下拉管版图结构连接；两块半边基本单元版图模块位置紧贴。本发明减少了版图面积消耗，增强抗辐射性能的效果。
一种开销辐射存储单元版图结构

[发明专利]一种基于随机二进制序列的静态随机存取存储器验证方法-CN202010507063.1有效
发明人：陈茂鑫;李建成;陆时进;王佳;宋小敬;李俊泽;许凯亮;董方磊;李阳;查启超 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2020-06-05 - 公布日： 2022-08-05 - 主分类号： G11C29/10 文献下载
摘要：一种基于随机二进制序列的静态随机存取存储器验证方法，首先计算SRAM存储器地址位宽和数据位宽等器件参数；然后产生SRAM存储器写操作地址；利用正随机二进制序列和反随机二进制序列对SRAM存储器进行验证，分析统计结果，完成SRAM存储器的功能测试。本发明使用随机二进制序列控制SRAM存储器的读写操作，模拟应用条件下的读取地址和数据，增强存储器测试验证与应用条件的契合度，同时可验证存储器在高速应用条件下的带宽能力，提高存储器功能验证的完备性。
一种基于随机二进制序列静态随机存取存储器验证方法

[发明专利]一种SRAM用快速热启动PLL结构及快速热启动方法-CN202210316283.5在审
发明人： 陆时进;刘劭璠;陈雷;刘琳;胡春艳;刘晨静;任荣康;赵佳;郑涛;黄新壮 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-03-28 - 公布日： 2022-07-15 - 主分类号： H03L7/08 文献下载
摘要：高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。
一种 sram 快速启动 pll 结构方法

[发明专利]一种大驱动均衡式LDO电路-CN202210472058.0在审
发明人：郑涛;陈雷;黄新壮;陆时进;李建成;任荣康;赵佳;刘晨静;刘劭璠;刘琳;胡春艳 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-04-29 - 公布日： 2022-07-12 - 主分类号： G05F1/56 文献下载
摘要：本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
一种驱动均衡 ldo 电路

[发明专利]一种带抗振荡结构的RS触发器电路-CN201711298921.0有效
发明人：胡春艳;陆时进;李阳;刘琳;张晓晨 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-12-08 - 公布日： 2022-02-22 - 主分类号： H03K3/356 文献下载
摘要：本发明公开了一种带抗振荡结构的RS触发器电路，设置抗振荡电路，在RS触发器输出处于不确定状态时，对一个输出进行钳位，从而使输出快速到达稳定状态。本发明对与非门构成的RS触发器电路，当输入由00变换成11，输出为不确定状态的情况下，将一个与非门的输出钳位为1，克服了与非门构成的RS触发器电路输入不允许00的缺陷，使RS触发器电路的功能更完善。本发明对或非门构成的RS触发器电路，当输入由11变换成00时，输出为不确定状态的情况下，将一个或非门的输出钳位为0，克服了或非门构成的RS触发器电路输入不允许11的缺陷，使RS触发器电路的功能更完善。
一种振荡结构 rs 触发器电路

[发明专利]一种QDR SRAM应用验证系统及其验证方法-CN202110432103.5在审
发明人：董方磊;陈雷;陈茂鑫;李建成;王佳;许凯亮;李俊泽;陆时进;马浩 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2021-04-21 - 公布日： 2021-07-16 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种QDR SRAM应用验证系统，包括PC机、QDRSRAM应用验证板和程控电源，该系统实现了对被测QDR SRAM电路各种功能的全面验证。本发明同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，然后进行读写功能应用验证、JTAG功能应用验证和I/O电流特性应用验证。本发明验证功能全面、通用性强，对QDR SRAM的应用验证具有重要意义。
一种 qdr sram 应用验证系统及其方法

[发明专利]一种低单粒子敏感性的抗SEU存储单元电路-CN201711457440.X有效
发明人：胡春艳;陆时进;李阳;刘琳;张晓晨 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-12-28 - 公布日： 2021-02-23 - 主分类号： G11C11/417 文献下载
摘要：本发明公开了一种低单粒子敏感性的抗SEU存储单元电路，包括：存储电路、反馈电路和存取电路；存储电路用于存储抗SEU存储单元电路的数据信息，反馈电路能够在存储电路发生翻转后进行反馈，恢复存储电路的数据信息，存取电路用于外部对抗SEU存储单元电路的读写操作访问。针对低纳米工艺下的单粒子翻转问题，该结构保证了至少两个节点不发生翻转，并通过反馈回路将翻转节点恢复，实现了单节点翻转(SE‑SNU)全加固能力。当发生多节点翻转时，考虑两节点发生电荷共享效应被打翻而使得单元翻转的情况，电路具有更少的敏感节点对，是常用加固结构DICE单元敏感节点对数的一半，具有更低的单粒子敏感性，可有效缓解单粒子多节点翻转问题，提高单元的抗辐射能力。
一种粒子敏感性 seu 存储单元电路

[发明专利]一种SRAM型存储器高速灵敏放大器电路-CN201811573607.3有效
发明人：查启超;陆时进;李建成;刘琳;胡春艳;张晓晨;李阳;陈茂鑫 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2018-12-21 - 公布日： 2020-10-16 - 主分类号： G11C7/06 文献下载
摘要：本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
一种 sram 存储器高速灵敏放大器电路

[发明专利]一种基于栅氧击穿型反熔丝存储阵列的编程系统及方法-CN201911360816.4在审
发明人：周涛;张晓晨;李建成;陆时进;马浩;査启超;谢俊玲 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-12-25 - 公布日： 2020-05-22 - 主分类号： G11C17/18 文献下载
摘要：一种基于栅氧击穿型反熔丝存储阵列的编程系统及方法，通过包括编程控制模块、数据存储模块、反熔丝单元编程模块、数据判断模块的编程系统，采用对原始数据进行写入并对编程后数据进行判断的方法，检验首次编程成功率并对失败部分进行标记，对标记后数据单独进行重复编程以保证编程电压、电流更加集中于未编程成功单元，可大幅提高编程成功率，并进一步减少击穿电路的离散性，提高数据读出可靠性。
一种基于击穿型反熔丝存储阵列编程系统方法

[发明专利]一种抗单粒子瞬态效应的低压降线性稳压器电路-CN201710892671.7有效
发明人：韩旭鹏;王亮;边强;石屹;陆时进;李全利 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-09-27 - 公布日： 2020-02-21 - 主分类号： G05F1/56 文献下载
摘要：本发明涉及一种抗单粒子瞬态效应的低压降线性稳压器电路。该电路主要由基准源电路、误差放大器电路、电阻分压电路、RC滤波电路、功率管网络和限幅电路构成。所述功率管网络由多个小尺寸功率管组成，功率管之间通过传输门相连，形成一定的传播延迟，功率管网络能够降低因误差放大器输出信号突变造成的LDO输出信号的变化幅度；所述限幅电路由多个二极管串联构成，连接在LDO的输出端，对LDO的输出进行限幅。本发明能够降低或避免辐射环境中单粒子瞬态效应的影响，确保LDO输出电压的稳定，提高系统的可靠性，具有结构简单、实现方便、仅需在常见电路中添加少量电路等优点。
一种粒子瞬态效应低压线性稳压器电路

[发明专利]一种栅氧化层反熔丝PROM存储单元版图结构-CN201611241186.5有效
发明人：张晓晨;陆时进;岳素格;刘琳;李阳;李建成;刘皓;胡春燕 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2016-12-29 - 公布日： 2019-11-19 - 主分类号： H01L27/112 文献下载
摘要：本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构，包括：选择NMOS晶体管，第一存储NMOS晶体管、第二存储NMOS晶体管，衬底接触区域；选择NMOS晶体管包括：第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔；第一存储NMOS晶体管包括：第二N注入源区、第二栅、第二N注入漏区和第三接触孔；第二存储NMOS晶体管包括：第三N注入源区、第三栅、第三N注入漏区、第四接触孔；衬底接触区域包括：P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管，提高了存储单元的编程后等效电阻的一致性，保证了存储单元的可靠性，并通过P型衬底接触，增强了存储单元的抗单粒子闩锁能力。
一种氧化层反熔丝 prom 存储单元版图结构

[发明专利]一种阱隔离型抗SEU多节点翻转存储单元版图结构-CN201510993638.4有效
发明人：赵元富;刘皓;陆时进;刘琳;岳素格;李鹏;张晓晨;李阳 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2015-12-25 - 公布日： 2018-11-06 - 主分类号： H01L27/11 文献下载
摘要：一种阱隔离型抗SEU多节点翻转存储单元版图结构，包括阱隔离区域(201)、(202)、(203)，DICE单元区域(101)、(103)、(105)、(107)，DICE单元(102)、(104)、(106)、(108)。阱隔离区域交叉布局在两个DICE单元区域中间。本发明与现有的技术相比，在有效地分离DICE存储单元结构中的所有敏感节点对的同时，进一步增加了敏感节点对间的距离，阱隔离结构还有利于减小敏感节点对间的寄生双极型晶体管效应和电荷共享效应，大大抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗辐射SRAM的抗SEU性能。
一种隔离 seu 节点翻转存储单元版图结构

[发明专利]一种高可靠SRAM编译器控制电路-CN201510320613.8有效
发明人：李鹏;李阳;陆时进;李建成 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2015-06-11 - 公布日： 2017-12-01 - 主分类号： G11C11/413 文献下载
摘要：本发明提供一种高可靠SRAM编译器控制电路，包括存储阵列、控制电路、灵敏放大器，该SRAM编译器控制电路结构相对固定，其组成在不同容量、位宽等条件下可以重用，在这些可复用单元的基础上，通过一定的拼接得到不同配置的SRAM电路，这就是SRAM的编译，在拼接基本单元时，SRAM的可靠性会随着SRAM容量的增大而下降，主要是因为随着容量的变大，SRAM在读操作时，经过相同的放电时间，被读取单元的两条位线之间的电压差不断缩小，本发明能够消除不同配置对于SRAM读出时位线之间电压差的影响，实现高可靠性。
一种可靠 sram 编译器控制电路

[发明专利]一种脉宽自适应的可配置存储器IP结构-CN201410827912.6在审
发明人：谭建平;赵元富;陆时进;李建成;李阳;李鹏;李晓磊;刘琳;张晓晨 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2014-12-26 - 公布日： 2015-05-20 - 主分类号： G11C7/22 文献下载
摘要：一种脉宽自适应的可配置存储器IP结构，包括存储阵列(10)、灵敏放大及读写电路SA&WR(11)、行译码电路(12)、列译码&MUX&预充电路(14)、优化配置电路(20)、脉冲配置模块(22)、驱动(24)、1个伪单元行(25)、n个伪单元列(26)、带预置功能灵敏放大SA(27)。本发明脉宽自适应的可配置存储器IP结构在上电时，通过存储器IP结构内置的优化配置电路(20)产生一次不同脉冲宽度的内部读操作，并对读回数据查表分析，最终确定适合器件工作环境的存储器IP结构的优化后脉冲宽度，本发明以一定的芯片面积代价优化了存储器读取时序，进而优化了存储器IP结构的读取速度及动态功耗。
一种自适应配置存储器 ip 结构

1
2
下一页»
尾页
共 17 条