“阿部寿之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]安装基板及电路基板-CN202180077763.4在审
发明人：池部桐生;水户瀬智久;关映子;谷口晋;阿部寿之 -专利权人： TDK株式会社
申请日： 2021-11-15 - 公布日： 2023-08-08 - 主分类号： H01L23/12 文献下载
摘要：本发明的安装基板具备：具有至少一对第1端子的电子零件、与具有至少一对第2端子的电路基板，且第1端子及第2端子通过包含金属元素的接合材料电性接合，电子零件及接合材料配置于由绝缘体形成的壁内，电子零件的下表面低于壁的上表面，将由壁包围的区域的长边设为尺寸d1，将电子零件的长边设为尺寸d2时，(尺寸d1‑尺寸d2)的值为10μm以下。
安装路基

[发明专利]半导体芯片的制造方法-CN201810172586.8有效
发明人：折笠诚;清家英之;堀川雄平;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-03-01 - 公布日： 2022-08-26 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种半导体芯片的制造方法，该半导体芯片具有基板、形成于基板上的导电部、形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。
半导体芯片制造方法

[发明专利]导电性基板、电子装置以及显示装置的制造方法-CN201810838133.4有效
发明人：大德高志;谷口晋;关映子;佐藤淳;堀川雄平;折笠诚;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-07-26 - 公布日： 2022-07-12 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及导电性基板、电子装置以及显示装置的制造方法，导电性基板的制造方法是制造具有基材以及被设置于基材的一个主面侧的导电图形的导电性基板的方法。该方法具备由压印法来形成具有基底层露出的底面和包含沟槽形成层表面的侧面的沟槽的工序、从露出于沟槽底面的基底层使金属镀敷生长并由此而形成导电图形层的工序。
导电性电子装置以及显示装置制造方法

[发明专利]片材、金属网、配线基板、显示装置及其制造方法-CN201810838096.7有效
发明人：折笠诚;堀川雄平;上林义广;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-07-26 - 公布日： 2021-09-10 - 主分类号： C23C18/16 文献下载
摘要：本发明所涉及的片材(1)具备：树脂层(4)，其包含粘结剂(2)以及催化剂颗粒(3)；非电解镀膜(7)，其被设置于树脂层(4)的一个主面(4a)侧并具有第1非电解镀膜(5)和第2非电解镀膜(6)；及基材(8)，其被设置于树脂层(4)的另一个主面(4b)侧。催化剂颗粒(3)的至少一部分具有从树脂层(4)的一个主面(4a)露出的露出面(3a)，露出面(3a)分散于树脂层(4)的一个主面(4a)上。第1非电解镀膜(5)以围绕催化剂颗粒(3)各自的露出面(3a)的方式被设置于树脂层(4)的一个主面(4a)上。第2非电解镀膜(6)以覆盖第1非电解镀膜(5)的方式被设置，第2非电解镀膜(6)的一个主面(6a)具备对应于第1非电解镀膜(5)的凹部(6r)。
金属网配线基板显示装置及其制造方法

[发明专利]半导体芯片的制造方法-CN201810171607.4有效
发明人：折笠诚;清家英之;堀川雄平;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-03-01 - 公布日： 2021-08-17 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种半导体芯片的制造方法，将具有基板、形成于基板上的导电部和形成于导电部的微凸起的半导体芯片层叠多片而得到半导体芯片。其中，具备在惰性气氛内使还原性气体流入配置有半导体芯片的空间内，并以微凸起的熔点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置有压力赋予部件。
半导体芯片制造方法

[发明专利]片材、金属网及其制造方法-CN201810838084.4有效
发明人：折笠诚;堀川雄平;上林义广;阿部寿之;芦泽弘树;森美穗;田村美咲 -专利权人： TDK株式会社;阿基里斯株式会社
申请日： 2018-07-26 - 公布日： 2021-08-03 - 主分类号： C23C18/16 文献下载
摘要：本发明所涉及的片材(1)具备：树脂层(4)，包含粘结剂(2)和聚吡咯颗粒(3)；非电解镀膜(7)，被设置于树脂层(4)的一个主面(4a)侧并具有第1非电解镀膜(5)和第2非电解镀膜(6)；及透明基材(8)，被设置于树脂层(4)的另一个主面(4b)侧。聚吡咯颗粒(3)中的至少一部分具有从树脂层(4)的一个主面(4a)露出的露出面(3a)，露出面(3a)分散于树脂层(4)的一个主面(4a)上。第1非电解镀膜(5)以围绕聚吡咯颗粒(3)各自的露出面(3a)的方式被设置于树脂层(4)的一个主面(4a)上。第2非电解镀膜(6)以覆盖第1非电解镀膜(5)的方式被设置，第2非电解镀膜(6)的一个主面(6a)具备对应于第1非电解镀膜(5)的凹部(6r)。
金属网及其制造方法

[发明专利]电子部件模块及其制造方法-CN202010781491.3在审
发明人：折笠诚;堀川雄平;阿部寿之;上林义广 -专利权人： TDK株式会社
申请日： 2017-10-25 - 公布日： 2020-10-16 - 主分类号： H01L23/552 文献下载
摘要：本说明书中公开的电子部件模块具备电子部件、密封所述电子部件的密封树脂、覆盖所述密封树脂的表面的导电膜、覆盖所述导电膜的表面的保护膜。所述保护膜包含低反射层和保护层。所述低反射层不与导电膜相接。
电子部件模块及其制造方法

[发明专利]导电性基板、电子装置以及显示装置-CN201810838142.3有效
发明人：大德高志;谷口晋;关映子;佐藤淳;堀川雄平;折笠诚;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-07-26 - 公布日： 2020-10-13 - 主分类号： H01B5/14 文献下载
摘要：本发明涉及导电性基板、电子装置以及显示装置。导电性基板的特征在于具备：基材、被设置于基材上的基底层、被设置于基底层上的沟槽形成层、包含金属镀敷的导电图形层。形成具有基底层露出的底面的沟槽。导电图形层填充沟槽。基底层具有：混合区域，从基底层的导电图形层侧的表面形成到其内侧且含有构成导电图形层的金属并且包含进入到基底层的金属颗粒。
导电性电子装置以及显示装置

[发明专利]配线部件-CN201711352356.1有效
发明人：堀川雄平;折笠诚;上林义广;阿部寿之;麻生裕文;国塚光祐 -专利权人： TDK株式会社
申请日： 2017-12-15 - 公布日： 2020-08-04 - 主分类号： H05K1/16 文献下载
摘要：用于平面线圈的制造的配线部件(5B)具备：基材(10)、和形成于基材(10)上的平面线圈图案(11)。平面线圈图案(11)包含：具有一端(11a1)及另一端(11a2)的线圈配线部(11a)，将外部电源和线圈配线部(11a)的第一连接位置(P1)连接的供电配线部(11d)，将与第一连接位置(P1)相比更靠另一端(11a2)侧的线圈配线部(11a)的第二连接位置(P2)和与第二连接位置(P2)相比更靠一端(11a1)侧的线圈配线部(11a)的第三连接位置(P3)进行短路的连接配线部(11e)。平面线圈图案(11)的剖面结构具有形成于基材(10)上的基底树脂层(L0)和形成于基底树脂层(L0)上的导体层(LL)。
部件

[发明专利]平面线圈的制造方法-CN201711352340.0有效
发明人：堀川雄平;折笠诚;上林义广;阿部寿之;麻生裕文;国塚光祐 -专利权人： TDK株式会社
申请日： 2017-12-15 - 公布日： 2020-03-27 - 主分类号： H01F41/04 文献下载
摘要：平面线圈的制造方法包括：在基材上形成基底导体层(L1)的工序(S2)，该基底导体层(L1)具有：具有一端及另一端的线圈配线部，将外部电源和线圈配线部的第一连接位置连接的供电配线部(11d)，以及使比第一连接位置更靠另一端侧的线圈配线部的第二连接位置和比第二连接位置更靠一端侧的线圈配线部的第三连接位置短路的连接配线部(11e)；在基底导体层(L1)上通过电解电镀形成配线导体层(L2)的工序(S3)；以及除去供电配线部(11d)及连接配线部(11e)的工序(S4)。
平面线圈制造方法

[发明专利]磁头装置-CN201610153971.9有效
发明人：五十岚克彦;折笠诚;川岛崇;阿部寿之 -专利权人： TDK株式会社
申请日： 2016-03-17 - 公布日： 2019-01-11 - 主分类号： G11B5/84 文献下载
摘要：本发明提供臂及悬架的接合强度优异的磁头装置。磁头装置具备臂、与臂的前端部重叠的悬架、位于悬架的前端部的滑块、以及位于臂的前端部和悬架之间且将臂和悬架接合的接合部，接合部含有Sn。
磁头装置

[发明专利]半导体封装件的制造方法-CN201810171606.X在审
发明人：折笠诚;清家英之;堀川雄平;阿部寿之 -专利权人： TDK株式会社
申请日： 2018-03-01 - 公布日： 2018-09-14 - 主分类号： H01L21/603 文献下载
摘要：本发明提供一种半导体封装件的制造方法，该半导体封装件是具有基板、形成于基板上的导电部和形成于导电部的微凸起的半导体芯片层叠多片而得到的半导体封装件，其中，该制造方法具备：平滑面形成工序，在微凸起上形成平滑面；叠层工序，通过在一个半导体芯片的微凸起上重叠另一个半导体芯片的微凸起，从而将半导体芯片层叠三片以上；接合工序，通过将微凸起加热使其熔融，经由该微凸起将半导体芯片彼此接合，在叠层工序中，在一个半导体芯片和另一个半导体芯片中的、至少一个微凸起上形成平滑面，一个微凸起在平滑面上与另一个微凸起接触。
微凸起半导体芯片半导体封装件平滑面导电部叠层基板制造彼此接合接合工序形成工序多片平滑熔融加热

[发明专利]磁盘装置用整流部件-CN201610206445.4有效
发明人：谷口晋;阿部寿之 -专利权人： TDK株式会社
申请日： 2016-04-05 - 公布日： 2018-06-26 - 主分类号： G11B33/14 文献下载
摘要：本发明涉及一种磁盘装置用整流部件，作为磁盘用整流部件的扰流器(40)具备与磁盘(10)相对配置的平板状的板部(41)和支撑该板部(41)的支撑部(42)，并且包含树脂制的主体部(401)和覆盖主体部(401)的表面整个面的金属镀层(402)。
整流部件磁盘装置板部覆盖主体部金属镀层相对配置磁盘用平板状扰流器树脂制主体部磁盘支撑

[发明专利]电子部件模块及其制造方法-CN201711008406.4在审
发明人：折笠诚;堀川雄平;阿部寿之;上林义广 -专利权人： TDK株式会社
申请日： 2017-10-25 - 公布日： 2018-05-01 - 主分类号： H01L23/552 文献下载
摘要：本说明书中公开的电子部件模块具备电子部件、密封所述电子部件的密封树脂、覆盖所述密封树脂的表面的导电膜、覆盖所述导电膜的表面的保护膜。所述保护膜包含低反射层和保护层。所述低反射层不与导电膜相接。
电子部件模块及其制造方法

[发明专利]电子器件用的接合构造和电子器件-CN201410123211.4有效
发明人：吉田健一;堀川雄平;阿部寿之 -专利权人： TDK株式会社
申请日： 2014-03-28 - 公布日： 2017-04-12 - 主分类号： B23K33/00 文献下载
摘要：本发明的目的在于提供一种具有优异的接合强度的电子器件用的接合构造。本发明的一个侧面所涉及的电子器件用的接合构造（10）具备包含镍的第1金属层（11）、以及形成在第1金属层（11）之上且包含金、锡和镍的第2金属层（12），第2金属层（12）包含AuSn共晶相。
电子器件接合构造

1
2
下一页»
尾页
共 27 条