专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果17个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器结构-CN201910096167.5有效
  • 车行远;李世平 - 力晶积成电子制造股份有限公司
  • 2019-01-31 - 2023-05-19 - H10B12/00
  • 本发明公开一种存储器结构,其包括绝缘层覆硅基底、第一晶体管、第二晶体管、隔离结构以及电容器。绝缘层覆硅基底包括硅基体以及依序设置于硅基体上的介电层与硅层。第一晶体管与第二晶体管设置于硅层上。隔离结构设置于第一晶体管与第二晶体管之间的硅层中。电容器设置于第一晶体管与第二晶体管之间。电容器包括主体部分、第一延伸部分、第二延伸部分以及第三延伸部分。第一延伸部分自主体部分延伸至与第一晶体管的源极/漏极区。第二延伸部分自主体部分延伸至与第二晶体管的源极/漏极区。第三延伸部分自主体部分延伸穿过隔离结构至介电层中。
  • 存储器结构
  • [发明专利]半导体制作工艺-CN201811517666.9有效
  • 车行远;姜宏奇;姜文萍;方彦程 - 力晶积成电子制造股份有限公司
  • 2018-12-12 - 2023-05-02 - H01L21/336
  • 本发明公开一种半导体制作工艺,包括以下步骤:提供基底,基底包括主动区,在主动区中的基底上形成栅极,栅极与基底彼此隔离,在基底上形成阻挡层,阻挡层位于主动区中,在阻挡层与栅极之间具有间距,使用阻挡层作为掩模,对基底进行倾斜角离子注入制作工艺,而在栅极两侧的基底中形成口袋掺杂区。通过阻挡层与栅极之间的间距,来调整倾斜角离子注入制作工艺所形成的口袋掺杂区的掺杂浓度。
  • 半导体制作工艺
  • [发明专利]存储器结构及其制造方法-CN201910096168.X有效
  • 李世平;车行远;林晓珮;吴柏毅;黄国芳 - 力晶积成电子制造股份有限公司
  • 2019-01-31 - 2022-12-06 - H01L27/11568
  • 本发明公开一种存储器结构及其制造方法。所述存储器结构包括第一与第二晶体管、隔离结构、导电层以及电容器。第一与第二晶体管设置于基底上。隔离结构设置于第一与第二晶体管之间的基底中。导电层设置于第一与第二晶体管上方,且包括线路部分与至少一虚设部分,其中线路部分电连接至第一与第二晶体管,且虚设部分位于隔离结构上方。电容器设置于第一与第二晶体管之间。电容器包括主体部分以及第一与第二延伸部分。第一与第二延伸部分分别自主体部分延伸至第一晶体管的源极/漏极区以及第二晶体管的源极/漏极区。第一与第二延伸部分各自设置于线路部分与虚设部分之间。
  • 存储器结构及其制造方法
  • [发明专利]半导体结构及其制造方法-CN201910715947.3在审
  • 姜文萍;龚进安;车行远;张元恺 - 力晶积成电子制造股份有限公司
  • 2019-08-05 - 2021-01-29 - H01L29/78
  • 本发明公开一种半导体结构及其制造方法,所述半导体结构包括隔离结构、淡掺杂区、栅极、栅介电层、重掺杂区、介电层、第一接触窗、第二接触窗以及连接线。所述隔离结构设置于基底中以定义出主动区。所述淡掺杂区设置于所述主动区中的所述基底中。所述栅极设置于所述主动区中的所述基底中,且所述栅极的底面低于所述淡掺杂区的底面。所述栅介电层设置于所述栅极与所述基底之间。所述重掺杂区设置于所述淡掺杂区中,且位于所述栅极的相对两侧。所述介电层设置于所述基底上。所述第一接触窗设置于所述介电层中,且与所述栅极连接。所述第二接触窗设置于所述介电层中,且与所述重掺杂区连接。所述连接线设置于所述介电层及其下方的所述隔离结构中。
  • 半导体结构及其制造方法
  • [发明专利]电容器结构及其制造方法-CN201610567820.8有效
  • 车行远;姜文萍;侯映君 - 力晶积成电子制造股份有限公司
  • 2016-07-19 - 2020-08-04 - H01L21/768
  • 本发明公开一种电容器结构及其制造方法,该制造方法包括以下步骤。在第一导体层上形成堆叠结构,其中堆叠结构从第一导体层起依序包括第一介电层、蚀刻终止层与第二介电层。在堆叠结构中形成介层窗,其中介层窗包括阻障层与导电插塞,且介层窗与第一导体层电连接。在第二介电层中形成第一开口,其中第一开口环绕介层窗。移除导电插塞,以形成第二开口。在第一开口与第二开口中形成电容结构,其中电容结构包括下电极、电容介电层以及上电极,且下电极与第一导体层电连接。
  • 电容器结构及其制造方法
  • [发明专利]晶片的标记方法、晶圆及晶片-CN201910058383.0在审
  • 车行远;吕景元;吕美蓉 - 力晶科技股份有限公司
  • 2019-01-22 - 2020-07-14 - H01L21/67
  • 一种晶片的标记方法,包括以下步骤。提供晶圆,其中晶圆包括多个晶片。在晶圆上划分出多个曝光区,其中每个曝光区对应到多个晶片中的至少一个。利用第一掩膜形成每个晶片中的第一坐标轴上的多个第一符号与第二坐标轴上的多个第二符号。利用第二掩膜与重迭偏移的曝光方式形成每个曝光区的每个晶片中的代表曝光区坐标的坐标符号,其中不同曝光区中的不同坐标符号在由第一坐标轴与第二坐标轴所形成的坐标系中具有不同坐标。
  • 晶片标记方法
  • [发明专利]半导体元件及其制造方法-CN201510730654.4有效
  • 彭康钧;车行远;李芃葳 - 力晶积成电子制造股份有限公司
  • 2015-11-02 - 2019-11-12 - H01L29/772
  • 本发明公开一种半导体元件及其制造方法,其制造方法包括下列步骤,提供基底。形成栅介电层以覆盖部分基底。形成栅极位于栅介电层上。对部分栅极进行第一掺杂制作工艺以在栅极形成多个栅极掺杂区和至少一个栅极未掺杂区,至少一个栅极未掺杂区位于栅极掺杂区之间且至少一个栅极未掺杂区的宽度总合为第一宽度。形成介电层以覆盖栅极的顶表面和侧壁。对基底进行第二掺杂制作工艺以形成源极区和漏极区,其中源极区和漏极区之间的最短距离为第二宽度。
  • 半导体元件及其制造方法
  • [发明专利]影像感应器-CN201510202825.6有效
  • 廖吉庆;赖宏岱;车行远;詹上毅 - 力晶科技股份有限公司
  • 2015-04-27 - 2019-07-09 - H01L27/146
  • 本发明公开一种影像感应器,包含有一半导体基底,其具有一主动阵列区以及一周边电路区;多个感光元件,设于该主动阵列区内的该半导体基底中;一第一介电层,位于该半导体基底上,覆盖该主动阵列区以及该周边电路区;以及一第二介电层,位于该第一介电层上,其中该第二介电层中具有一凹陷区域对应于该主动阵列区,显露出该第一介电层的上表面,且由该第二介电层的一侧壁所定义出来的该凹陷区域的周围与该第一介电层的该上表面具有一夹角,其中该夹角小于90度。
  • 影像感应器
  • [发明专利]电容器结构及其制造方法-CN201510322889.X有效
  • 车行远;薛杏岚 - 力晶科技股份有限公司
  • 2015-06-12 - 2019-04-16 - H01L29/92
  • 本发明公开一种电容器结构及其制造方法,该电容器结构包括:基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。本发明另提供一种电容器结构的制造方法。
  • 电容器结构及其制造方法
  • [发明专利]多层王冠型金属-绝缘体-金属电容器结构及其制作方法-CN201510669703.8有效
  • 车行远;翁文毅 - 力晶科技股份有限公司
  • 2015-10-13 - 2018-10-26 - H01L23/64
  • 本发明公开一种多层王冠型金属‑绝缘体‑金属电容器结构及其制作方法,该多层王冠型金属‑绝缘体‑金属电容器结构包含有一基底,其中设有一导电区域;一金属层间介电层,设于基底上;一电容沟槽,贯穿金属层间介电层,显露出导电区域;一电容下电极结构,设于电容沟槽内,包括一第一下电极及一第二下电极,其中第一下电极环绕着第二下电极,且第一下电极直接接触导电区域;一导电支撑底座,位于电容沟槽内,固定并电连接第一下电极及第二下电极的底部;一电容介电层,顺形的设置在第一下电极、第二下电极及导电支撑底座的表面上;以及一电容上电极,设置在电容介电层上。
  • 多层王冠金属绝缘体电容器结构及其制作方法
  • [发明专利]半导体元件的制作以及检测方法-CN201410697104.2在审
  • 林志峰;车行远 - 力晶科技股份有限公司
  • 2014-11-27 - 2016-05-18 - H01L21/66
  • 本发明公开一种半导体元件的制作以及检测方法,包括提供半导体基板,其包括元件区域和周边区域。接着,在元件区域内形成第一几何单元,并于周边区域形成多个第二几何单元,其中各第二几何单元的临界尺寸相等于第一几何单元的临界尺寸。之后,全面沉积一介电层,以同时覆盖住第一几何单元和各第二几何单元。最后,在介电层上形成焊接垫,其中焊接垫位于第二几何单元的正上方。其中在形成第二几何单元之后,会对第二几何单元进行缺陷检测。
  • 半导体元件制作以及检测方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top