“超威半导体公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果631个，建议您升级VIP下载更多相关专利

[发明专利]具有多个op高速缓存管线的处理器-CN202180065928.6在审
发明人：罗伯特·B·科恩;林子伟;安东尼·J·比贝尔;苏德赫森·卡莱瑟万;詹姆斯·莫斯曼 -专利权人： 超威半导体公司
申请日： 2021-09-20 - 公布日： 2023-06-23 - 主分类号： G06F9/38 文献下载
摘要：本发明提供了一种处理器，该处理器采用多个op高速缓存管线以同时将先前解码的操作提供给指令管线的调度级。响应于在处理器处接收到第一分支预测，该处理器基于该第一分支预测来选择该处理器的该多个op高速缓存管线中的第一op高速缓存管线；以及经由所选的第一op高速缓存管线，将与该第一分支预测相关联的第一组操作提供给调度队列。
具有 op 高速缓存管线处理器

[发明专利]用于分支预测重定向的备用路径-CN202180070135.3在审
发明人：阿帕娜·钱德拉谢卡尔·曼德克;林子伟;巴霍纳·纳亚克;史蒂文·R·哈夫利尔;罗伯特·科恩;阿肖克·T·文卡塔查尔 -专利权人： 超威半导体公司
申请日： 2021-08-26 - 公布日： 2023-06-23 - 主分类号： G06F9/30 文献下载
摘要：分支预测电路[215]预测分支指令的结果。流水线电路[225，230，235，231，232，233]沿着来自所述分支指令的预测分支的第一路径处理指令。与沿着来自所述分支指令的非预测分支的第二路径处理指令并发地处理沿着所述第一路径的所述指令。表示第二部分在处理所述第二路径时的状态的信息存储在一个或多个缓冲器中。响应于对所述分支指令的所述结果的误预测，使用存储在所述缓冲器中的所述信息来沿着所述第二路径处理所述指令。在一些情况下，所述分支预测电路确定针对所述预测结果的置信度水平，并且响应于所述置信度水平低于阈值置信度，处理沿着来自所述非预测分支的所述第二路径的所述指令。
用于分支预测定向备用路径

[发明专利]一种执行着色器程序的方法和装置-CN201780054477.X有效
发明人：曼格西·P·尼娅休尔;兰迪·W·拉姆齐;托德·马丁 -专利权人： 超威半导体公司
申请日： 2017-09-06 - 公布日： 2023-06-23 - 主分类号： G06T15/00 文献下载
摘要：公开了对图形处理流水线的改进。更具体地，对执行顶点变换的顶点着色器级以及外壳着色器级或几何着色器级进行组合。如果禁用曲面细分并且启用几何着色，则所述图形处理流水线包括组合的顶点和图形着色器级。如果启用曲面细分，则所述图形处理流水线包括组合的顶点和外壳着色器级。如果曲面细分和几何着色两者都被禁用，则所述图形处理流水线不使用组合的着色器级。所述组合的着色器级通过减少着色器程序的执行实例和保留的相关联资源的数量来提高效率。
一种执行着色程序方法装置

[发明专利]用于集成电路设备组件的石墨烯涂层散热器-CN202111551218.2在审
发明人：纪晓洋;安力;周秀彬 -专利权人： 超威半导体公司
申请日： 2021-12-17 - 公布日： 2023-06-20 - 主分类号： H01L23/367 文献下载
摘要：一种包括石墨烯涂层散热器的集成电路设备组件，其包括：基板；耦合到所述基板的管芯；和热耦合到所述管芯的散热器，所述散热器包括：导热材料主体，其限定至少部分地围绕所述管芯的腔；和接触所述主体的表面的石墨烯层。
用于集成电路设备组件石墨涂层散热器

[发明专利]存储器延迟感知GPU架构-CN202180065220.0在审
发明人：尼缇·马登;迈克尔·L·朱;阿斯温·艾吉 -专利权人： 超威半导体公司
申请日： 2021-09-20 - 公布日： 2023-06-13 - 主分类号： G06F9/50 文献下载
摘要：一个或多个处理单元[200,205]诸如图形处理单元(GPU)执行应用程序。资源管理器[160]基于存储器访问特性将第一存储器部分[130]或第二存储器部分[135]选择性地分配给该处理单元。该第一存储器部分具有第一延迟，该第一延迟比该第二存储器部分的第二延迟低。在一些情况下，该存储器访问特性指示延迟敏感性。在一些情况下，使用对应的程序代码中包括的提示来确定该存储器访问特性。该存储器访问特性还可以通过以下操作来确定：监测存储器访问请求、测量所监测的存储器访问请求的高速缓存未命中率或行缓冲器未命中率，以及基于该高速缓存未命中率或该行缓冲器未命中率来确定该存储器访问特性。
存储器延迟感知 gpu 架构

[发明专利]基于每个信道压缩纹理数据-CN202180065225.3在审
发明人：所罗伯·沙玛;劳伦特·列斐伏尔;塞格尔·尚卡尔·班达雷;吴锐进 -专利权人： 超威半导体公司;ATI科技无限责任公司
申请日： 2021-09-23 - 公布日： 2023-06-13 - 主分类号： G06T1/20 文献下载
摘要：采样电路独立地访问表示一组像素的纹理数据的信道。一个或多个处理单元分别压缩纹理数据的信道并且存储表示该组像素的纹理数据的信道的压缩数据。信道可以包括表示该组像素的颜色值的红色信道、蓝色信道和绿色信道以及表示该组像素的透明度的α信道。存储压缩数据可以包括将压缩数据写入高速缓冲存储器的部分。该处理单元可以识别共享多个信道中的第一信道的值的该组像素的子集，并且使用表示该值、第一信道及该子集的边界的信息通过该组像素的子集表示第一信道的值。
基于每个信道压缩纹理数据

[发明专利]非易失性双列直插式存储器模块的命令重放-CN202080090840.5有效
发明人：王静;詹姆斯·R·马格罗;凯达尔纳特·巴拉里斯南 -专利权人： 超威半导体公司
申请日： 2020-12-10 - 公布日： 2023-06-13 - 主分类号： G06F13/16 文献下载
摘要：将存储器访问命令置于存储器接口队列中并将其从所述存储器接口队列传输到异构存储器通道，所述异构存储器通道耦合到易失性双列直插式存储器模块(DIMM)和非易失性DIMM。将置于所述存储器接口队列中的选定的存储器访问命令存储在重放队列中。置于所述存储器接口队列中的非易失性读在非易失性命令队列(NV队列)中。方法基于通过所述异构存储器通道接收的信息来检测到已经发生需要恢复序列的错误。响应于所述错误，所述方法发起所述恢复序列，所述恢复序列包括(i)传输存储在所述重放队列中的选定的存储器访问命令和(ii)传输存储在所述NV队列中的非易失性读。
非易失性双列直插式存储器模块命令重放

[发明专利]更新最近最少使用的数据以获得更高普遍性的高速缓存条目的更大持久性-CN201780049386.7有效
发明人：安东尼·J·比贝尔;约翰·M·金 -专利权人： 超威半导体公司
申请日： 2017-08-03 - 公布日： 2023-06-13 - 主分类号： G06F12/1027 文献下载
摘要：公开了一种用于改进转换后备缓冲器(TLB)操作的技术。所述TLB的特定条目将用与大页大小相关联的数据来更新。所述TLB更新用于所述大页大小的所述TLB条目的替换策略数据，以指示所述TLB条目不是最近最少使用的。为了防止较小的页清除所述大页大小的所述TLB条目，所述TLB还更新用于所述较小的页大小的所述TLB条目的替换策略数据以指示所述TLB条目不是最近最少使用的。
更新最近最少使用据以获得更高普遍性高速缓存目的更大持久性

[发明专利]带虚拟控制器模式的存储器控制器-CN201680088829.9有效
发明人：詹姆斯·R·麦格罗;凯达尔纳特·巴拉里斯南 -专利权人： 超威半导体公司
申请日： 2016-09-23 - 公布日： 2023-06-13 - 主分类号： G06F13/16 文献下载
摘要：在一种形式中，一种存储器控制器具有存储器信道控制器，所述存储器信道控制器包括命令队列和仲裁器。所述命令队列存储包括虚拟控制器模式中的子信道编号的存储器访问请求。所述仲裁器耦合到所述命令队列以根据预定标准从所述命令队列中选择存储器访问命令。在所述虚拟控制器模式中，所述仲裁器使用所述预定标准独立地在每个子信道中的所述存储器访问请求中进行选择，并将选定的存储器访问请求发送到多个子信道中的对应子信道。在另一种形式中，一种数据处理系统包括多个存储器信道以及耦合到所述多个子信道的这种存储器控制器。
虚拟控制器模式存储器

[发明专利]用于DRAM的刷新管理列表-CN202180064625.2在审
发明人：凯文·M·布兰德尔 -专利权人： 超威半导体公司
申请日： 2021-09-17 - 公布日： 2023-06-09 - 主分类号： G11C11/406 文献下载
摘要：存储器控制器包括命令队列，该命令队列具有用于接收存储器访问请求的第一输入，以及存储器接口队列，该存储器接口队列具有用于耦接到存储器通道的输出，该存储器通道适于连接到至少一个动态随机存取存储器(DRAM)模块。刷新控制电路监测要通过该存储器通道发送的激活命令。响应于激活命令满足指定条件，该刷新控制电路识别与该激活命令相关联的候选攻击者行。将命令发送到该DRAM，请求将该候选攻击者行排队以用于在将来的刷新或刷新管理事件中的缓解。
用于 dram 刷新管理列表

[发明专利]混合桥接扇出小芯片连接-CN202180065612.7在审
发明人：拉胡尔·阿加瓦尔;米林德·S·巴格瓦特 -专利权人： 超威半导体公司
申请日： 2021-09-21 - 公布日： 2023-06-09 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种用于混合桥接扇出小芯片连接的芯片(100)，该芯片包括：中央小芯片(106)；一个或多个第一小芯片(102a‑n)，该一个或多个第一小芯片各自使用多个扇出迹线(110)耦合到该中央小芯片；和一个或多个第二小芯片(104a‑m)，该一个或多个第二小芯片各自使用一个或多个互连管芯(ICD)(108a‑m)耦合到该中央小芯片。
混合桥接扇出小芯片连接

[发明专利]基于由电压调节器场效应晶体管的脉宽调制器切换所确定的相效率的切相-CN202180064888.3在审
发明人：马丁·迈克菲;大卫·威格顿 -专利权人： 超威半导体公司
申请日： 2021-09-17 - 公布日： 2023-06-06 - 主分类号： H02M1/00 文献下载
摘要：本发明提供了一种多相电源操作方法，该方法包括：基于多个相中的每个相的脉冲宽度的比较来识别该多相电源中的该多个相中的最低效相；以及通过所识别的最低效相将负载的供电量减小。
基于电压调节器场效应晶体管脉宽调制切换确定效率

[发明专利]组合大写入的写入事务-CN202180065338.3在审
发明人：格雷格·唐利;吉里什·巴莱亚阿斯瓦泰亚;维德希亚纳坦·卡利亚纳孙达拉姆;布赖恩·布鲁萨尔 -专利权人： 超威半导体公司
申请日： 2021-09-21 - 公布日： 2023-06-06 - 主分类号： G06F13/40 文献下载
摘要：本公开涉及一种用于组合大写入的写入事务的系统，该系统包括：至少包括第一晶粒及第二晶粒的处理器，和耦合该第一晶粒和该第二晶粒的链路。当一个晶粒上的链路接口通过链路向另一个晶粒发送分组时，该链路接口基于每个写入事务的一个或多个属性从包含多个写入事务的队列中识别该队列中作为用于进行组合的候选的两个或更多个写入事务。该链路接口基于一组条件确定两个或更多个候选写入事务是否是可组合的。当两个或更多个候选写入事务是可组合的时，该链路接口将候选写入事务组合成单个组合的写入事务并发送该组合的写入事务。接收晶粒上的链路接口对该组合的写入事务进行解码，并使用该组合的写入事务中的控制信息迭代地再生单独的写入事务。
组合写入事务

[发明专利]动态片上网络节流-CN202180065562.2在审
发明人：纳伦德拉·卡玛特;维德希亚纳坦·卡利亚纳孙达拉姆;格雷格·唐利;阿斯温·奇恩乔利 -专利权人： 超威半导体公司
申请日： 2021-09-17 - 公布日： 2023-06-06 - 主分类号： H04L47/20 文献下载
摘要：本发明涉及动态片上网络流量节流，包括：由片上网络的检测器模块确定满足预定义的条件；由该检测器模块向该片上网络的中介器模块发送信号；以及响应于该信号而由该中介器模块向多个代理发送实现流量节流策略的指示。
动态网络节流

[发明专利]用于高效存储器内处理系统的硬件软件协作地址映射方案-CN202180065324.1在审
发明人：马赫扎宾·伊斯拉姆;沙泽恩·阿加;努万·贾亚塞纳;贾格迪什·B·科特拉 -专利权人： 超威半导体公司
申请日： 2021-08-03 - 公布日： 2023-06-06 - 主分类号： G06F12/02 文献下载
摘要：提供了用于实现硬件软件协作地址映射方案的方法，该方法使得能够对在一个存储体的相同行中或在不同存储体的相同行上一起访问的数据元素进行映射，以通过减少行冲突来实现更高性能。使用存储体内帧分条策略(IBFS)，将数据元素的对应子集交织到存储体的单个行中。使用信道内帧分条策略(ICFS)，将数据元素的对应子集交织到信道的单个信道行中。存储器控制器利用ICFS和/或IBFS来有效地在存储器诸如支持存储器内处理(PIM)的存储器中存储数据元素并访问这些数据元素。
用于高效存储器处理系统硬件软件协作地址映射方案