“蔡庆威”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果116个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和电平移位电路-CN202310779468.4在审
发明人：黄禹轩;蔡庆威;邱奕勋;陈豪育 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-06-29 - 公布日： 2023-10-24 - 主分类号： H03K19/00 文献下载
摘要：本申请的实施例提供了一种半导体器件和电平移位电路，半导体器件包括形成在衬底中的多个晶体管、设置在衬底前侧上的前侧电源轨和设置在衬底背侧上的背侧电源轨。晶体管形成至少在第一电源电压下工作的第一单元和在不同于第一电源电压的第二电源电压下工作的第二单元。前侧电源轨向第一单元提供第一电源电压，背侧电源轨向第二单元提供第二电源电压。
半导体器件电平移位电路

[发明专利]半导体器件及其形成方法-CN201911202741.7有效
发明人：廖翊博;杨凯杰;蔡庆威;程冠伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2023-09-22 - 主分类号： H01L21/336 文献下载
摘要：在实施例中，形成半导体器件的方法包括：在衬底中形成第一凹槽和第二凹槽；在第一凹槽中生长第一外延材料堆叠件，该第一外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第一外延材料堆叠件的层是未掺杂的；在第二凹槽中生长第二外延材料堆叠件，该第二外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第二外延材料堆叠件的第一子集是未掺杂的，第二外延材料堆叠件的第二子集是掺杂的；图案化第一外延材料堆叠件和第二外延材料堆叠件，以分别形成第一纳米线和第二纳米线；以及围绕第一纳米线形成第一栅极结构，围绕第二纳米线形成第二栅极结构。本发明的实施例还涉及半导体器件。
半导体器件及其形成方法

[发明专利]集成电路及其形成方法-CN202310241117.8在审
发明人：王圣璁;苏焕杰;谌俊元;黄麟淯;蔡庆威;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-14 - 公布日： 2023-08-08 - 主分类号： H01L21/8234 文献下载
摘要：本申请的实施例公开了一种集成电路及其形成方法。集成电路包括第一纳米结构晶体管和第二纳米结构晶体管。第一和第二纳米结构分别包括栅电极。背侧沟槽将第一栅电极与第二栅电极分开。背侧沟槽中填充了体介电材料。栅极帽金属将第一栅电极电连接到第二栅电极。
集成电路及其形成方法

[发明专利]半导体装置-CN201910931780.4有效
发明人：江国诚;朱熙甯;蔡庆威;程冠伦;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-29 - 公布日： 2023-04-28 - 主分类号： H01L29/78 文献下载
摘要：本公开实施例提供一种半导体装置及其形成方法。上述半导体装置包括第一晶体管，形成在半导体装置的第一区。第一晶体管包括第一通道结构，在第一晶体管的源极端与漏极端之间延伸。第一晶体管包括第二通道结构，在半导体装置的基板上方的垂直方向，第二通道结构堆叠在第一通道结构上。第一晶体管还包括第一栅极结构，以位于第一通道结构与第二通道结构之间的第一金属盖，绕着第一通道结构与第二通道结构。第一金属盖的功函数异于第一栅极结构的其他部分的功函数。
半导体装置

[发明专利]集成电路器件的形成方法-CN202211538276.6在审
发明人：江国诚;朱熙甯;蔡庆威;王志豪;梁英强;卡洛斯·H·迪亚兹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-01-09 - 公布日： 2023-03-21 - 主分类号： H01L21/336 文献下载
摘要：本发明的实施例提供了一种形成集成电路器件的方法，包括：蚀刻半导体衬底以形成：第一半导体带和第二半导体带；第一凹槽将第一半导体带与第二半导体带隔开；第二凹槽，其中，第一凹槽和第二凹槽位于第一半导体带的相对两侧；形成硬掩模，包括：垂直部分，位于第一半导体带的侧壁上和第二半导体带的侧壁上；第一水平部分，位于第一凹槽中；第二水平部分，位于第二凹槽中；和执行蚀刻工艺以蚀刻硬掩模、半导体衬底的直接位于第一凹槽下方的第一块体部分，以及半导体衬底的直接位于第二凹槽下方的第二块体部分；去除硬掩模；将介电材料填充到第一凹槽和第二凹槽中以形成隔离区，其中，隔离区包括位于第一半导体带和第二半导体带之间的内部隔离区。
集成电路器件形成方法

[发明专利]半导体结构及其制造方法-CN201711344639.1有效
发明人：沈泽民;吴志强;吴忠政;蔡庆威;程冠伦;王志豪;曹敏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-15 - 公布日： 2023-01-06 - 主分类号： H01L29/04 文献下载
摘要：本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的100晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的110晶体方向。本发明还提供了半导体结构的制造方法。
半导体结构及其制造方法

[发明专利]半导体元件及其制造方法-CN202210677472.5在审
发明人：赖知佑;陈志良;蔡庆威;张尚文;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-15 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体元件及其制造方法，半导体元件包括基底隔离层、第一源电极位于基底隔离层的第一侧的第一晶体管。桥柱延伸穿过基底隔离层，且金属电极将桥柱电连接至第一源电极。金属电极及第一源电极位于基底隔离层的同一侧。位于基底隔离层的相对侧的第二金属电极电连接至桥柱且电连接至位于基底隔离层的第二侧的导线。
半导体元件及其制造方法

[发明专利]集成电路装置和制造集成电路装置的方法-CN202210470840.9在审
发明人：陈志良;吴国晖;蔡庆威;张尚文;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-28 - 公布日： 2022-11-25 - 主分类号： H01L21/8238 文献下载
摘要：一种集成电路装置和制造集成电路的方法，集成电路装置包括第一类型主动区域半导体结构、第一栅极导体、与第一类型主动区域半导体结构堆叠的第二类型主动区域半导体结构、以及第二栅极导体。集成电路装置也包括高于两个主动区域半导体结构的前侧导电层、和低于两个主动区域半导体结构的背侧导电层。集成电路装置也包括在前侧导电层中的前侧电源轨和前侧信号线、以及包括在背侧导电层中的背侧电源轨和背侧信号线。集成电路装置也包括连接到前侧电源轨的第一源极导电段、和连接到背侧电源轨的第二源极导电段。集成电路装置还包括连接到前侧信号线或者背侧信号线的漏极导电段。
集成电路装置制造方法

[发明专利]半导体器件及其制造方法-CN202210586233.9在审
发明人：周智超;邱奕勋;张尚文;蔡庆威;王志豪;曹敏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-26 - 公布日： 2022-11-08 - 主分类号： H01L27/06 文献下载
摘要：公开了包括背侧电容器的半导体器件及其形成方法。在实施例中，半导体器件包括第一晶体管结构；位于第一晶体管结构的前侧上的前侧互连结构，前侧互连结构包括前侧导线；位于第一晶体管结构的背侧上的背侧互连结构，背侧互连结构包括背侧导线，背侧导线具有大于前侧导线的线宽度的线宽度；以及耦合至背侧互连结构的第一电容器结构。
半导体器件及其制造方法

[发明专利]半导体器件及其形成方法-CN202210724891.X在审
发明人：周智超;邱奕勋;张尚文;蔡庆威;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-23 - 公布日： 2022-10-28 - 主分类号： H01L27/118 文献下载
摘要：提供了有助于从器件的背侧实施物理故障分析(PFA)测试的半导体器件和方法。在至少一个实例中，提供了包括半导体器件层的器件，半导体器件层包括多个扩散区域。第一互连结构设置在半导体器件层的第一侧上，并且第一互连结构包括至少一个电接触件。第二互连结构设置在半导体器件层的第二侧上，并且第二互连结构包括多个背侧电源轨。背侧电源轨的每个至少部分与多个扩散区域中的相应扩散区域重叠并且限定暴露相应扩散区域的位于半导体器件层的第二侧处的部分的开口。本申请的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]背面源极/漏极接触件及其形成方法-CN202210137928.9在审
发明人：吕惟皓;舒丽丽;郭建亿;杨育佳;李威养;黄禹轩;蔡庆威;程冠伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-15 - 公布日： 2022-09-20 - 主分类号： H01L21/8234 文献下载
摘要：本公开涉及背面源极/漏极接触件及其形成方法。一种半导体器件包括：器件层，该器件层包括：沟道区域；栅极堆叠，位于沟道区域和第一绝缘鳍的侧壁之上并且沿着沟道区域和第一绝缘鳍的侧壁；以及外延源极/漏极区域，与沟道区域相邻，其中，外延源极/漏极区域延伸穿过第一绝缘鳍。该半导体器件还包括：正面互连结构，位于器件层的第一侧上；以及背面互连结构，位于器件层的第二侧上，该器件层的第二侧与器件层的第一侧相对。背面互连结构包括与外延源极/漏极区域电连接的背面源极/漏极接触件。
背面接触及其形成方法

[发明专利]集成电路及其制造方法及用于集成电路的传输栅极-CN202110783295.4在审
发明人：彭士玮;邱德馨;赖韦安;蔡庆威;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-12 - 公布日： 2022-08-30 - 主分类号： H01L21/8238 文献下载
摘要：一种集成电路及其制造方法及用于集成电路的传输栅极，制造集成电路的方法包括以下步骤。在绝缘光罩中蚀刻开口，以曝露集成电路背面上的第一虚拟触点。将导电材料沉积至开口，该导电材料接触第一虚拟触点的侧壁。使导电材料凹陷，以曝露第一虚拟触点的末端。方法亦包括以下步骤。在开口中的导电材料上方沉积绝缘材料。自绝缘光罩移除第一虚拟触点以形成第一触点开口。在第一触点开口中形成第一导电触点，该第一导电触点电性连接至导电材料。
集成电路及其制造方法用于传输栅极

[发明专利]半导体装置的形成方法-CN202210187385.1在审
发明人：周智超;邱奕勋;张尚文;蔡庆威;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-28 - 公布日： 2022-08-19 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了在半导体装置中形成双侧超级电源轨(dual‑side super power rail)的方法、以上述方法形成的半导体装置，以及测试半导体装置的方法。在一实施例中，一种半导体装置包括一晶体管结构；一前侧互连结构，位于此晶体管结构的一前侧上；及一背侧互连结构，位于此晶体管结构的一背侧上。此前侧互连结构包含一前侧电源输送网络(power delivery network；PDN)及一前侧输入/输出引脚。此背侧互连结构包含一背侧PDN。
半导体装置形成方法

[发明专利]半导体元件与其制造方法-CN202110717839.7在审
发明人：赖知佑;陈志良;卢麒友;邱上轩;庄惠中;蔡庆威;张尚文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-28 - 公布日： 2022-08-16 - 主分类号： H01L27/088 文献下载
摘要：一种半导体元件与其制造方法，半导体元件包含基材与在基材的第一侧上的第一晶体管。半导体元件还包含接触第一晶体管的第一区的第一电极。半导体元件还包含沿着第一晶体管的侧壁延伸的间隔件。半导体元件还包含通过间隔件与第一电极的至少一部分隔开的自对准互连结构，其中自对准互连结构延伸通过基材。半导体元件还包含第二电极，该第二电极接触第一电极的最远离基材的表面，其中第二电极直接接触自对准互连结构。
半导体元件与其制造方法

[发明专利]非平面半导体结构及其形成方法-CN201811446592.4有效
发明人：陈志良;赖志明;蔡庆威;杨超源;曾健庭;江国诚;刘如淦;吴伟豪;林义雄;张家豪;周雷峻 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2022-08-16 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
平面半导体结构及其形成方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 116 条