“蒲贤勇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果58个，建议您升级VIP下载更多相关专利

[发明专利]LDMOS器件及其形成方法、半导体器件的形成方法-CN201811567232.X有效
发明人：王孝远;王刚宁;彭坤;辜良智;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-12-20 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种LDMOS器件及其形成方法、半导体器件的形成方法，LDMOS器件包括：位于漂移区内的漏区；位于体区内的源区，基底暴露出所述源区表面，且所述源区紧挨栅极结构，所述源区的掺杂类型与漏区的掺杂类型相同；位于所述体区内且紧挨所述源区的体接触区，所述基底暴露出所述体接触区表面，且所述体接触区的掺杂类型与所述体区的掺杂类型相同；位于所述体区内且位于所述体接触区下方的击穿调节掺杂区，所述击穿调节掺杂区的掺杂类型与所述体区的掺杂类型相同，所述击穿调节掺杂区适于提高所述体区与漂移区之间的抗穿通能力。本发明在体接触区与体区之间设置有击穿调节掺杂区，提高体区与漂移区之间的抗穿通能力。
ldmos 器件及其形成方法半导体器件

[发明专利]半导体结构及其形成方法-CN202110128776.1在审
发明人：陈宗高;蒲贤勇;张海波;杨林宏 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2021-01-29 - 公布日： 2022-07-29 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中结构包括：基底，所述基底内具有深阱区，所述深阱区具有第一导电类型；位于所述深阱区内相邻的漂移区和体区，所述体区具有第二导电类型，所述漂移区具有第一导电类型，且所述第一导电类型和第二导电类型相反；位于所述体区内的源区，且所述源区具有第一导电类型；位于所述深阱区内的漏区，所述漏区具有第一导电类型，且所述漏区的顶部低于所述源区的底部；位于部分体区表面和部分漂移区表面的栅极结构。所述半导体结构的性能得到提升。
半导体结构及其形成方法

[发明专利]一种横向双扩散金属氧化物半导体器件、电子装置-CN201711472866.2有效
发明人：冯喆韵;胡林辉;姚尧;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-12-29 - 公布日： 2022-05-27 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种横向双扩散金属氧化物半导体器件、电子装置，半导体器件包括：衬底；以及源极区和漏极区，所述源极区和所述漏极区位于衬底中，其中，所述源极区和所述漏极区上的所述衬底的表面上分别形成有源极和漏极，所述源极和漏极之间形成有肖特基二极管。关闭状态的漂移延伸部由体区耗尽，该器件和传统的LDMOS一样工作。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频性能。
一种横向扩散金属氧化物半导体器件电子装置

[发明专利]ESD通路探测方法及系统-CN201710417816.8有效
发明人：王俊;王刚宁;汤觅;蒲贤勇;朱澄宇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-06-06 - 公布日： 2020-11-27 - 主分类号： G01R31/28 文献下载
摘要：一种ESD通路探测方法及系统，所述方法包括：当待测试芯片泄放ESD电流时，对所述待测试芯片因泄放ESD电流产生的光子进行探测；基于探测得到的光子的位置信息，获得ESD通路影像；基于所述ESD通路影像，确定所述待测试芯片中对应的ESD通路是否正常。上述的方案，可以对待测试芯片中ESD通路进行定位，满足对待测试芯片ESD通路失效原因的分析需求。
esd 通路探测方法系统

[发明专利]一种半导体器件及其制造方法和电子装置-CN201610919782.8有效
发明人：陈宗高;陈轶群;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-10-21 - 公布日： 2020-04-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：第一导电类型的半导体衬底；第一阱区，形成在半导体衬底中具有第二导电类型；体区形成在半导体衬底中，与第一阱区间隔设置具有第一导电类型；栅极结构形成在半导体衬底上，覆盖半导体衬底中的沟道区，并位于第一阱区的外侧且部分覆盖体区；源极和漏极，形成在栅极结构两侧的半导体衬底中，其中，漏极位于第一阱区内；金属硅化物阻挡层，形成在栅极结构与漏极之间的半导体衬底的表面上；极板层，形成在金属硅化物阻挡层的表面上。本发明的半导体器件，提高了击穿电压，降低了导通电阻，进而提高了半导体器件的整体性能。
一种半导体器件及其制造方法电子装置

[发明专利]LDMOS晶体管及其形成方法-CN201410425848.9有效
发明人：程勇;蒲贤勇;王海强 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-08-26 - 公布日： 2019-07-02 - 主分类号： H01L29/78 文献下载
摘要：一种LDMOS晶体管及其形成方法，所述LDMOS晶体管，包括：半导体衬底，半导体衬底具有第一掺杂类型；位于半导体衬底内的若干第一沟槽；位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内的漂移区，所述漂移区具有第二掺杂类型；填充满第一沟槽的第一浅沟槽隔离结构；位于漂移区一侧的半导体衬底内的体区；位于所述半导体衬底上的栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。LDMOS晶体管具有较长的导通沟槽的长度。
ldmos 晶体管及其形成方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201510021267.3有效
发明人：刘丽;蒲贤勇;杨广立;王刚宁;戴执中;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-01-15 - 公布日： 2019-04-09 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：S101：提供包括嵌入式离子注入层的半导体衬底，形成暴露出嵌入式离子注入层的第一沟槽和第二沟槽；S102：形成覆盖第一沟槽的侧壁和底部的第一隔离层及覆盖第二沟槽的第二隔离层；S103：刻蚀去除第一隔离层覆盖第一沟槽的底部的部分并继续刻蚀以形成贯穿嵌入式离子注入层的第三沟槽；S104：在第三沟槽内形成介电层以形成包括嵌入式离子注入层、第一隔离层、介电层及第二隔离层的隔离框；S105：在隔离框内形成电子元件。该方法可以在保证隔离效果的同时降低半导体器件的尺寸。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]半导体结构及其形成方法-CN201410367357.3有效
发明人：洪中山;蒲贤勇 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-07-29 - 公布日： 2019-03-12 - 主分类号： H01L41/08 文献下载
摘要：一种半导体结构及其形成方法，结构包括：衬底，衬底内具有若干平行排列的第一导电层，第一导电层具有第一端和第二端；位于衬底和若干第一导电层的部分表面的复合磁性结构，复合磁性结构包括重叠的绝缘层、以及相邻两层绝缘层之间的磁性层，复合磁性结构暴露出第一导电层的第一端和第二端表面；位于复合磁性结构的两侧的若干第一导电插塞和第二导电插塞，第一导电插塞分别位于若干第一导电层的第一端表面，第二导电插塞分别位于若干第一导电层的第二端表面；位于第一导电插塞、第二导电插塞和复合磁性结构的顶部表面的若干平行排列的第二导电层，第二导电层的两端分别位于第一导电插塞和第二导电插塞的顶部表面。所述半导体结构的性能改善。
半导体结构及其形成方法

[发明专利]一种高耐压半导体器件及其制造方法-CN201510020385.2有效
发明人：陈宗高;陈轶群;王海强;袁秉荣;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-01-15 - 公布日： 2019-01-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种高耐压半导体器件及其制造方法。本发明的半导体器件，包括第一掺杂类型的半导体衬底、位于所述半导体衬底内的第一掺杂类型的第一阱区与第二掺杂类型的第二阱区、位于所述第一阱区内的源极、位于所述第二阱区内的漏极、以及位于所述半导体衬底上的栅极结构，还包括位于所述第二阱区内的第一浅沟槽隔离部分和与所述第一浅沟槽隔离部分并列且间隔设置的第二浅沟槽隔离部分，其中，在所述第一浅沟槽隔离部分和所述第二浅沟槽隔离部分之间设置第一掺杂类型的耗尽区域。由此，本发明提供了一种具有较高的击穿电压的LDMOS及其制造方法。
一种耐压半导体器件及其制造方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201410548682.X有效
发明人：杨广立;蒲贤勇;刘丽;戴执中;王刚宁;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-16 - 公布日： 2018-12-21 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：S101：提供包括嵌入式离子注入层的半导体衬底，通过刻蚀形成至少两个第一沟槽；S102：形成覆盖第一沟槽的侧壁的第一介电层；S103：形成覆盖第一介电层的侧面与第一沟槽的底壁的掺杂多晶硅层；S104：刻蚀去除掺杂多晶硅层覆盖第一沟槽的底壁的部分并继续刻蚀以形成贯穿嵌入式离子注入层的第二沟槽；S105：在第二沟槽内形成第二介电层以形成包括两个相邻的第二介电层与嵌入式离子注入层的隔离框，在隔离框内形成电子元件。由于该方法制得的器件包括该隔离框，因而可以降低器件的尺寸。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]肖特基二极管及其形成方法-CN201410377156.1有效
发明人：陈宗高;陈轶群;王海强;蒲贤勇 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-08-01 - 公布日： 2018-12-07 - 主分类号： H01L29/872 文献下载
摘要：本发明提供一种肖特基二极管及其形成方法，该方法包括：提供衬底，上有四个STI，定义出有源区并形成N阱，两个STI位于衬底左右外侧，其余两个STI将衬底划分为两阴极区域和居中的一阳极区域；在阴极区域表面形成N+注入区；在当前表面淀积屏蔽层并作图形化，其一端覆盖到内侧的两个STI上方，另一端覆盖到阳极区域，露出中间部分；在当前表面淀积金属层并作RTA，在N+注入区内形成阴极引出端及在未被覆盖的阳极区域内形成阳极引出端；在金属层上淀积氧化物层和抗反射层，并对抗反射层、氧化物层和金属层作图形化；在当前结构上淀积ILD层，之中形成多个接触孔，其中部分接触孔与阴极引出端相连，其余部分接触孔分别与阳极引出端和穿透氧化物层与金属层相连。
肖特基二极管及其形成方法

[发明专利]电子元器件及电子元器件的制备方法-CN201410070428.3有效
发明人：刘丽;王刚宁;冯喆韻;贺吉伟;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-02-27 - 公布日： 2018-10-23 - 主分类号： H01L29/06 文献下载
摘要：本申请提供了一种电子元器件及电子元器件的制备方法。电子元器件包括一个或多个半导体器件，其特征在于，电子元器件还包括一个或多个三维绝缘层，每个三维绝缘层形成容纳空间，其中，至少一个半导体器件的全部或一部分被至少一个三维绝缘层包裹于三维绝缘层的容纳空间内。由于设置了三维绝缘层的半导体器件以三维绝缘层进行隔离，从而，本申请的电子元器件的半导体器件具有较好的隔离效果。
电子元器件制备方法

[发明专利]电容器、半导体器件及其形成方法-CN201310654526.7有效
发明人：陈轶群;蒲贤勇;陈宗高;王刚宁;王海强 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-05 - 公布日： 2018-09-07 - 主分类号： H01L21/02 文献下载
摘要：一种电容器、半导体器件及其形成方法，其中，电容器的形成方法包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在所述半导体衬底的浅沟槽隔离结构形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；在所述第一多晶硅层的一部分表面上形成第一硅化物阻挡层；在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层；在所述半导体衬底上形成层间介质层；在所述层间介质层内分别形成第一插塞和第二插塞以分别和所述第一金属层和金属硅化物层电连接。所述电容器的形成方法形成工艺简化，工艺成本降低，生产效率提高。
电容器衬底硅化物阻挡层半导体多晶硅层浅沟槽隔离结构金属硅化物层半导体器件第一金属层栅极结构介质层插塞层间介质层工艺成本工艺简化生产效率电连接覆盖

[发明专利]一种半导体器件及其制造方法和电子装置-CN201611073132.2在审
发明人：陈宗高;王海强;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-11-29 - 公布日： 2018-06-05 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：具有第一导电类型的半导体衬底；具有第一导电类型的体区，形成于所述半导体衬底中，所述体区包括第一部分以及位于所述第一部分上方并与其邻接的第二部分，其中，所述第二部分靠近所述半导体衬底的第一表面，所述第一部分沿第一方向延伸第一宽度，所述第二部分沿所述第一方向延伸第二宽度，所述第一宽度小于所述第二宽度；第一栅极结构，设置于所述半导体衬底的所述第一表面上，并部分延伸到所述体区上；第二栅极结构，设置于所述半导体衬底的所述第一表面上，并部分延伸到所述体区上，且与所述第一栅极结构沿所述第一方向间隔排列。
衬底半导体体区第一表面栅极结构第一导电类型半导体器件电子装置方向延伸半导体技术领域方向间隔邻接延伸制造

[发明专利]LDMOS器件及其形成方法-CN201310341827.4有效
发明人：王刚宁;戴执中;杨广立;贺吉伟;蒲贤勇 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-07 - 公布日： 2018-06-01 - 主分类号： H01L21/336 文献下载
摘要：一种LDMOS器件及其形成方法，其中所述LDMOS器件，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第二区域中的环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；位于环形沟槽的两侧侧壁表面的隔离层；位于隔离层之间的环形沟槽内的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于P型外延层的第一区域中的LDMOS晶体管。本发明的LDMOS器件隔离效果好，器件尺寸较小。
第一区域环形沟槽隔离区第二区域掩埋衬底导电插塞隔离层环绕侧壁表面隔离效果暴露

1
2
3
4
下一页»
尾页
共 58 条