“罗烨辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]一种碳化硅沟槽栅MOSFET器件及其制作方法-CN202211678724.2在审
发明人：郑昌伟;刘启军;宋瓘;王亚飞;罗烨辉;丁杰钦;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L29/78 文献下载
摘要：本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
一种碳化硅沟槽 mosfet 器件及其制作方法

[发明专利]金属氧化物半导体场效应晶体管及其制造方法-CN202211680292.9在审
发明人： 罗烨辉;王亚飞;郑昌伟;王志成;刘启军;刘小东;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种金属氧化物半导体场效应晶体管及其制造方法，该晶体管通过在JFET区集成肖特基势垒二极管，改善了碳化硅双极退化现象，提高芯片可靠性，降低了模块封装成本；槽式结构的肖特基势垒二极管，有效的保护对金属氧化物半导体场效应晶体管的JFET区电场及肖特基势垒二极管的肖特基接触电场进行保护，提升金属氧化物半导体场效应晶体管的阻断能力；槽型式的源极结构，在三维空间上增加了源孔的接触面积，降低了源接触电阻对器件整体电阻的影响，利于更大电流容量的输出。
金属氧化物半导体场效应晶体管及其制造方法

[发明专利]具有温度传感器的芯片封装结构及其制造方法-CN202211679329.6在审
发明人：宋瓘;王亚飞;张文杰;郑昌伟;刘启军;罗烨辉;袁新;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L23/34 文献下载
摘要：本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
具有温度传感器芯片封装结构及其制造方法

[发明专利]一种功率器件结终端结构、制造方法及功率器件-CN201911302916.1有效
发明人：周才能;陈喜明;王志成;魏伟;丁杰钦;罗烨辉;刘坤;龚芷玉;赵艳黎;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-17 - 公布日： 2023-04-18 - 主分类号： H01L29/06 文献下载
摘要：本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
一种功率器件终端结构制造方法

[发明专利]带有P+沟槽结构的碳化硅MOSFET器件及制作方法-CN202211436700.6在审
发明人： 罗烨辉;李诚瞻;郑昌伟;王亚飞;宋瓘;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-11-16 - 公布日： 2023-04-11 - 主分类号： H01L29/08 文献下载
摘要：本公开涉及芯片制造技术领域，提供了带有P+沟槽结构的碳化硅MOSFET器件及制作方法。该器件的元胞包括：所述碳化硅N‑外延层内部形成有两个对称设置的P‑base区域；所述P‑base区域内部形成有通过自对准技术形成的N+源极区域，所述N+源极区域内部形成有P+沟槽；所述P+沟槽的底部下方形成有P+源极区域；所述碳化硅N‑外延层形成有层间绝缘介质，所述层间绝缘介质内设有栅极金属，所述层间绝缘介质设有源极开孔；所述P+沟槽的侧壁和底部，以及所述源极开孔的底部设有均匀厚度的源极金属。本公开实施例通过形成的N+源极和P+源极，使得源极与P‑base形成短接，抑制寄生NPN效应，同时又提高P+源极的精度，避免元胞内的不均流现象，提高器件的可靠性。
带有沟槽结构碳化硅 mosfet 器件制作方法

[发明专利]碳化硅肖特基二极管及其制备方法-CN201911025571.X有效
发明人：李诚瞻;戴小平;吴煜东;赵艳黎;周正东;罗烨辉 -专利权人：株洲中车时代电气股份有限公司
申请日： 2019-10-25 - 公布日： 2022-10-11 - 主分类号： H01L29/872 文献下载
摘要：本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层，在不增加正向导通电阻的前提下，解决了SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。
碳化硅肖特基二极管及其制备方法

[发明专利]一种碳化硅MOSFET器件及其制备方法-CN202011419917.7在审
发明人：李诚瞻;罗烨辉;郑昌伟;赵艳黎;刘芹;戴小平 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-07 - 公布日： 2022-06-10 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种碳化硅MOSFET器件的制备方法，包括步骤1，在n+碳化硅衬底上生长n‑外延层；步骤2，生长p阱外延层；步骤3，生长p+外延层；步骤4，生长p‑外延层；步骤5，形成JFET区n+注入层；步骤6，形成JFET区n‑注入层；步骤7，形成源极n+接触层；步骤8，形成源极p++接触层；步骤9，在高温激活炉中退火；步骤10，在高温氧化炉中干氧热氧化生长栅氧化层；步骤11，在二氧化硅栅介质上淀积多晶硅，形成栅电极；步骤12，在源区N+接触、P++接触和n+碳化硅衬底背面淀积金属，退火后形成欧姆接触，形成源电极和漏电极；本发明提供的碳化硅MOSFET器件的制备方法能减小注入引起沟道电子迁移率降低负面影响，降低器件的导通电阻，提升电流输出能力。
一种碳化硅 mosfet 器件及其制备方法

[发明专利]SiC MOSFET器件的制造方法及SiC MOSFET器件-CN201911013564.8有效
发明人：李诚瞻;罗烨辉;周正东;刘芹;王志成;龚芷玉;魏伟;戴小平 -专利权人：株洲中车时代电气股份有限公司
申请日： 2019-10-23 - 公布日： 2022-05-06 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括：提供SiC外延片，在所述SiC外延片表面沉积生长掩膜层；刻蚀所述掩膜层，在所述掩膜层上形成第一刻蚀槽；再次刻蚀所述掩膜层，在所述第一刻蚀槽内形成第二刻蚀槽；通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口，注入第一高能离子，形成阶梯状形貌的阱区；注入第二高能离子，形成源区。本公开通过阶梯状形貌的离子注入窗口，来实现自对准工艺，可以非常精确的实现对沟道长度和位置的控制，工艺简单稳定。同时，形成阶梯状形貌的P阱区，扩展了两个P阱区之间的JFET区，增大了JFET区电流横向输出路径，进一步提升器件大电流密度输出能力。
sic mosfet 器件制造方法

[发明专利]集成SBD的碳化硅MOSFET器件及其制备方法-CN202111539417.1在审
发明人： 罗烨辉;王亚飞;郑昌伟;王志成;刘启军;刘小东;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-12-15 - 公布日： 2022-03-22 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。
集成 sbd 碳化硅 mosfet 器件及其制备方法

[发明专利]一种圆滑沟槽的制作方法及圆滑沟槽结构-CN202010881132.5在审
发明人：王志成;龚芷玉;刘启军;罗烨辉;周才能;宋瓘;曹申;赵艳黎;郑昌伟;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-08-27 - 公布日： 2022-03-01 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供了一种圆滑沟槽的制作方法及圆滑沟槽结构，所述制作方法包括：首先由经所述掩膜层，利用以各向异性为主的第一次干法刻蚀蚀刻所述半导体晶圆，以形成侧壁陡直和底部平滑的沟槽结构，然后去除所述第一层掩膜，并在没有掩膜层的保护情况下，利用以各向同性为主的第二次干法刻蚀蚀刻所述半导体晶圆，以圆滑所述沟槽的顶部和底部，最终形成侧壁陡直、顶部和底部圆滑的沟槽。因此，本发明提供的沟槽制作方法工艺步骤简单，能够极大地提高工艺效率和节约成本，本发明提供的圆滑沟槽结构既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。
一种圆滑沟槽制作方法结构

[发明专利]一种短沟道场效应管及其制作方法-CN202010898611.8在审
发明人： 罗烨辉;郑昌伟;焦莎莎;丁杰钦;王志成;刘芹;王亚飞;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-08-31 - 公布日： 2022-03-01 - 主分类号： H01L21/04 文献下载
摘要：本说明书一个或多个实施例提供一种短沟道场效应管及其制作方法，能够对沟道长度进行精确控制且控制操作工艺简单。所述方法包括：获取第一导电衬底及第一导电外延层,在所述第一导电外延层上表面沉积生成注入掩膜层；对所述注入掩膜层进行刻蚀生成具有注入掩膜角的掩膜窗口；利用所述掩膜窗口依次进行第二导电离子注入与第一导电离子注入，其中第二导电离子垂直注入，第一导电离子对称倾斜注入；所述第二导电掺杂区中超出所述第一导电掺杂区的部分形成短沟道，在所述短沟道基础上设置源极、栅极与漏极，形成所述短沟道场效应管。所述短沟道场效应管利用所述制作方法制得。
一种沟道场效应及其制作方法

[发明专利]碳化硅晶体管及其制备方法-CN202010900701.6在审
发明人： 罗烨辉;魏伟;赵艳黎;王志成;郑昌伟;龚芷玉;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-08-31 - 公布日： 2022-03-01 - 主分类号： H01L21/04 文献下载
摘要：本说明书公开一种碳化硅晶体管及其制备方法。具体地，所述制备方法包括：在所述碳化硅外延层上形成Poly薄层和第一掩膜层；所述第一掩膜层包括第一注入窗口和掩膜标记；利用所述第一掩膜层对所述Poly薄层进行非穿透刻蚀形成Poly注入掩蔽层；注入第一离子，在所述碳化硅外延层与所述第一导电类型掩蔽区对应的位置形成第一导电类型区；以所述Poly层标记为对准参照，在所述第一导电类型区内形成第二导电类型区；其中，所述第一导电类型区超出所述第二导电类型区的区域为沟道结构。本说明书的技术方案，能够有效控制所述第二导电类型区相对所述第一导电类型区的偏差，从而提高晶体管的对准精度，有益于短沟道碳化硅晶体管的制备。
碳化硅晶体管及其制备方法

[发明专利]晶圆减薄方法、半导体器件的制备方法及半导体器件-CN202111255231.3在审
发明人：刘启军;王亚飞;罗烨辉;丁杰钦;刘锐鸣;郑昌伟;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-10-27 - 公布日： 2022-02-11 - 主分类号： H01L21/304 文献下载
摘要：本申请提供一种晶圆减薄方法、半导体器件的制备方法及半导体器件。所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面上应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。该方法通过对半导体器件制备过程中，晶圆减薄面进行区域化不同程度的应力释放，能够精准改善或消除衬底减薄过程产生的翘曲度，避免对后续工艺造成严重影响。该方法充分考虑了晶圆翘曲的分布情况，针对性改善晶圆翘曲的同时不会造成晶圆反向翘曲。该方法简单便捷，成本低，效果好，易实现。
晶圆减薄方法半导体器件制备

[发明专利]一种MOSFET结构及其制备方法和应用-CN201911355637.1在审
发明人：丁杰钦;周正东;施剑华;焦莎莎;罗烨辉;刘启军;周才能;马亚超;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
一种 mosfet 结构及其制备方法应用

[发明专利]沟槽氧化层和沟槽栅的制备方法及半导体器件-CN202011454720.7在审
发明人：李诚瞻;罗烨辉;郑昌伟;赵艳黎;丁杰钦;焦莎莎;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-10 - 公布日： 2021-04-09 - 主分类号： H01L21/28 文献下载
摘要：本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。
沟槽氧化制备方法半导体器件

1
2
下一页»
尾页
共 23 条