“爱特梅尔股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果176个，建议您升级VIP下载更多相关专利

[发明专利]用于三极管区检测的方法和电路-CN200980120966.6有效
发明人： H·桑托;K·维埃;D·艾斯 -专利权人： 爱特梅尔股份有限公司
申请日： 2009-06-26 - 公布日： 2011-05-18 - 主分类号： G05F3/02 文献下载
摘要：本发明涉及用于检测晶体管在三极管区中工作的电路和方法，包括用于恒流源中的晶体管的电路。该电路包括具有第一输入端、第二输入端以及输出端的检测器。该检测器的第一输入耦合于晶体管的源极，且该检测器的第二输入耦合于恒流源的设定点端子。该电路还包括耦合于检测器输出端的标记。该检测器的参数被选择成：当晶体管的源极处的电压满足基准条件时，检测器的输出置位该标记。该基准条件是在选定漏-源电流下相对于恒流源的设定点端子处的电压且相对于晶体管的三极管转变电压而建立的。
用于三极管区检测方法电路

[发明专利]主系统与并行数据处理系统之间的压缩数据传送接口-CN200580046929.7无效
发明人： A·A·普日贝茨;D·S·科恩 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-10-21 - 公布日： 2008-03-05 - 主分类号： G06F13/00 文献下载
摘要：所描述的是一种具有系统数据总线、时钟信号、控制信号的主系统与并行数据总线(150A，150B)通过接口连接的装置及方法。设定配置比特使得接口装置(110)被编程为以可选择的装置接口模式作为发送器或接收器操作。在作为发送器操作时，该接口装置组合并压缩系统数据总线、时钟和控制信号以与并行数据总线(150A，150B)的可用宽度相匹配。在作为接收器操作时，该接口(110)从并行数据总线(150A，150B)接收信号、并将经组合及压缩的原始信号复原。所述装置接口模式可选择以与不同的装置和电路配置兼容。
系统并行数据处理系统之间压缩数据传送接口

[发明专利]双相无刷直流电机的无传感器控制-CN200680005455.6无效
发明人： J·L·拉森 -专利权人： 爱特梅尔股份有限公司
申请日： 2006-01-17 - 公布日： 2008-02-13 - 主分类号： H02P7/06 文献下载
摘要：一种适用于双相无刷直流电机(11，111)的电机控制系统使用从无源定子线圈组(113，114)中测量到的EMF电压(17，117)来控制换向(19，119)。微控制器(101)接收EMF电压的测量值(16，103)并将其与电压阈值作比较，其中电压阈值可以是速度相关的，用于在高电机速度提前换向。EMF电压测量值与阈值的匹配触发驱动另一组定子线圈的换向。微控制器还具有加减计数定时器(105)，它的计数值与一外部速度基准(13，109)相比较。计数值的每次匹配都触发脉宽调制(PWM)驱动信号的转变。PWM信号的占空比周期建立控制电机速度的平均驱动电压。
双相无刷直流电机传感器控制

[发明专利]适于无线应用的AB类音频放大器中输出级的切换方法和拓扑-CN200580046640.5无效
发明人： P·吉尔伯特 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-12-15 - 公布日： 2008-01-09 - 主分类号： H02B1/00 文献下载
摘要：一种将单个前置放大器(110)的输出在多个放大器输出级(150、151)之间切换的电路(100)和方法。前置放大器的输出在多个音频放大器输出级之间切换且不会降低输出信号的性能。开关电路(210-213、220-213)选择性地将前置放大器的输出耦合至一个放大器输出级，并在所选定的放大器输出级和前置放大器级之间耦合(160、161)一反馈环路(122、123)。
适于无线应用 ab 音频放大器输出切换方法拓扑

[发明专利]双处理器复域浮点数字信号处理片上系统-CN200580016659.5无效
发明人： P·S·保卢西;B·阿尔铁里;F·阿列蒂;P·巴扎纳;A·塞罗托;M·科西米;A·米舍罗蒂;E·帕斯托雷蒂;A·里什阿蒂 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-03-07 - 公布日： 2007-12-26 - 主分类号： G06F7/38 文献下载
摘要：一种适用于数字信号处理系统，它由片上系统所构成并组合了微处理器内核(106)和具有复数数据处理能力的数字信号处理器(DSP)内核(108)。DSP内核(108)可以对复域中的浮点数据进行运算并且能够同时产生实数和虚数算术结果。这一功能允许诸如FFT重叠计算、复域同时加法和减法、复数多累加(MULACC)、以及实数域双倍多累加(MAC)的单周期执行。SoC(102)可以由微处理器编程接口(140)来进行全部编程，并使用DSP数据库中的调用来执行DSP功能。内核(106、108)也可以分开编程。对整个SoC(102)编程和仿真的能力可以单独的编程环境来提供。SoC(102)可以具有异构处理器内核，其中两个处理器内核都可以作为主或从处理器来使用，或者两个内核都可以同时和单独地操作。
处理器浮点数字信号处理系统

[发明专利]减少多层快闪存储器中软写的方法和系统-CN200580044989.5无效
发明人：罗伦佐·巴塔瑞达;法比奥·塔萨·卡斯尔;西蒙妮·巴托利;乔治·奥多尼 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-12-20 - 公布日： 2007-12-19 - 主分类号： G11C11/34 文献下载
摘要：在读或校验中，减少多层快闪存储器的软写的系统和方法包括存储单元。第一和第二参考单元与所述存储单元耦合，并设置成接收第一和第二电压。电流比较电路与所述第一和第二参考单元以及所述存储单元耦合，并设置成将流过所述存储单元的电流与流过第一和第二参考单元的电流进行比较，当所述第一参考单元接收第一电压时测定所述存储单元是否持有第一范围的值，并且如果所述存储单元不持有所述第一范围的值，则当第二参考单元接收第二电压时测定所述存储单元是否持有第二范围的值，从而减少读操作过程中的软写。
减少多层闪存储器中软写方法系统

[发明专利]用于在闪存参比单元设定时执行快速测试的系统-CN200580044251.9无效
发明人： L·贝达里达;S·巴托里;S·苏瑞柯;M·弗卢里欧 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-11-18 - 公布日： 2007-12-12 - 主分类号： G11C7/14 文献下载
摘要：存储器件(10)中的一种内嵌电路(14)，用于取代一外部测试装置来执行耗时的任务，诸如在参比单元(20)设定期间的电压验证。一外部测试装置(16)将至少一个参比单元(22)编程到一预定值。该内嵌电路使用该由外部装置编程的单元(22)作为一比较基准来编程另外的参比单元(20)。
用于闪存单元定时执行快速测试系统

[发明专利]用于改善片上仿真系统中高级语言的仿真速度的装置和方法-CN200580022072.5无效
发明人： M·W·伦德;G·米克勒比斯特;F·兰庭 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-04-26 - 公布日： 2007-12-05 - 主分类号： G06F9/44 文献下载
摘要：一种用于在调试操作过程中跳步执行和跳出执行在目标处理器(120)的程序执行期间所遇到函数的方法和装置，是在仿真器(125)和调试模块(140)的组合内实现的。通过在调试模块中可具有在片上可用的通信和存储器件(230、235、240、255、257、260)，可在处理器本地以硬件速度来进行单步调试和地址的细节比较。该方法可正确地确定提供循环和嵌套函数调用的算法步骤，而无需主机调试平台和调试软件应用程序的组合干预。这就避免了否则调试主机级别在完成相同处理的循环通信所必需的时间量。用于目标处理器的超控指令(255)可插入和替代在相同调试模块控制(245)之下要跳到的存储器位置，从而有效地使用硬件资源。
用于改善仿真系统中高级语言速度装置方法

[发明专利]通信控制用的双向串行接口-CN200580020925.1无效
发明人： D·W·德雷瑟恩;G·S·盖泽 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-03-18 - 公布日： 2007-11-21 - 主分类号： G06F13/00 文献下载
摘要：一种用于串行通信的双向串行接口(见图3)，其具有一便于在微控制器(44)和串行接口模块(42)之间的数据传输(46)的控制线(48)。微控制器和串行接口模块皆可以使用控制线来发送控制信号(CTRL)，诸如启动信号、接收确认信号、出错信号和停止信号。由于具有一可供发送设备和接收设备两者使用的专用控制线，所以本发明使微控制器或串行接口模块两者都可以启始一通信对话。
通信控制双向串行接口

[发明专利]适用于双相脉冲调制的宽窗口解码器电路-CN200580038232.5无效
发明人： D·S·科恩 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-08-08 - 公布日： 2007-10-31 - 主分类号： H03K9/08 文献下载
摘要：一种双相脉冲调制(DPPM)解码器电路(见图3)可处理一系列其脉冲宽度表示连续的若干M数据位组(例如，00、01、10、11)的高和低脉冲形式的DPPM信号，以便于恢复该信号所携带的数据。M位组的2^M种可能的数据值各自对应于2^M种不同的脉冲宽度中的一种(见图1)。电路模块(图4所示的47和48)通过管线式传送DPPM信号(43)通过一短延迟链(49)并将延迟的输出(T₂…T₈)及未延迟的信号输入逻辑“与”门(51A－51C)来确定各脉冲的宽度，51A－51C的输出用于触发寄存器(55A－55C)的定时触发。寄存器在各个信号脉冲开始之时被复位至已知状态，并且如果有定时触发就翻转成相反状态。由逻辑(65)诠释寄存的输出(D8、D6、D4)，以获得对应的M位组(DATA_H、DATA_L)。
适用于脉冲调制窗口解码器电路

[发明专利]在多层存储设备编程过程中调节编程电压值的方法和系统-CN200580040251.1无效
发明人：马西米利亚诺·弗罗里奥;西蒙妮·巴托利;大卫·曼弗雷;安德里亚·萨可 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-11-23 - 公布日： 2007-10-31 - 主分类号： G11C16/04 文献下载
摘要：在多层存储设备编程过程中调节编程电压值包括利用在输出泵调节电路中的编程路径复制。进一步，利用所述输出泵调节电路为存储单元编程提供调节的编程电压，所述调节的编程电压用来校准编程路径压降和补偿温度变化。
多层存储设备编程过程调节电压方法系统

[发明专利]用于拓宽脉冲宽度的系统和方法-CN200380104313.1无效
发明人： S·巴斯;F·皮科特;P·科尔 -专利权人： 爱特梅尔股份有限公司
申请日： 2003-11-04 - 公布日： 2007-10-24 - 主分类号： G11C8/00 文献下载
摘要：一种用于拓宽基于输入信号(18)的脉冲宽度的信号(20)的脉冲宽度的电路(10)和方法。电路(10)在相互异相的SHIFT(52)和OUT(20)信号上产生等于输入信号(18)脉冲宽度的延迟。当电容器(16)施加电压到SHIFT(12)和OUT(14)模块上的两个控制晶体管时，将产生延迟，减少在这些晶体管产生的门控制和在这些信号的下降沿产生延迟，以使SHIFT信号(52)的脉冲宽度减少并且使OUT信号(20)的脉冲宽度增加。电容器(16)由一个由SHIFT信号(52)启动的晶体管(22)来充电。双脉冲系统是自收敛的：当SHIFT信号(52)脉冲宽度为零的时候，OUT信号(20)的脉冲宽度将达到两倍，因为受SHIFT信号控制的晶体管(22)不再给电容器充电，所以电容器(16)的电压电平将保持不变。可以对电路(10)进行修改，因此输出信号(20)脉冲宽度将是输入信号(18)的脉冲宽度乘上一个已知因子的宽度。
用于拓宽脉冲宽度系统方法

[发明专利]使用双位线作电流读出的低功率非易失性存储单元-CN200580039345.7无效
发明人： B·洛耶克 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-08-09 - 公布日： 2007-10-24 - 主分类号： G11C16/04 文献下载
摘要：一种可于低压工作的非易失性存储单元，其通过碰撞电离进行编程。碰撞电离通过一在一浮栅电荷存储晶体管(11)的衬底(20)中限定一虚拟二极管(30)的电荷注入器(25)而产生。通过施加于电荷存储晶体管的推挽电压(－V，+V)(41，45)可对电荷源加偏压，而另一浮栅晶体管(13)则有助于所述电荷存储晶体管的电荷状态的读出。其它的晶体管可切换自一与一读出线(59)相关的读出晶体管(51)的电流，根据所述电荷存储晶体管的电荷状态可在两个位线(41，43)之间进行电流切换。换句话说，所切换的电流可出现于两个位线的其中之一，一个位线表示有存储电荷，而另一位线表示没有存储电荷，即数字0和数字1可在两个位线中明确地表示。
使用双位线作电流读出功率非易失性存储单元

[发明专利]使用磁芯存储器的熔丝数据存储系统-CN200580033533.9无效
发明人： J·孙;王立琦;M·V·乐;P·S·吴 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-07-25 - 公布日： 2007-10-10 - 主分类号： G11C16/04 文献下载
摘要：用于配置非易失性串行存储器磁芯(51)所使用的辅助电路(81)的熔丝数据被存储在存储器磁芯中的位置(54)上。当第一操作码或字通过串行总线(61)发送至存储器时，逻辑电路(67、75、77)截取该字并且在第一命令位的最后位到达之前产生取得熔丝数据和配置辅助电路的读出熔丝启用脉冲。如果指定读出操作，则存储器电路被配置成读出。如果指定写入操作，则从存储器磁芯取得其它熔丝数据，以配置用于写入的辅助电路。熔丝数据可在电路制造过程中写入至存储器磁芯，从而消除了分开存储位置的需要。
使用存储器数据存储系统

[发明专利]无虚设字节的闪存存储器读出操作法-CN200580036861.4无效
发明人： S·佩里瑟蒂 -专利权人： 爱特梅尔股份有限公司
申请日： 2005-08-02 - 公布日： 2007-10-03 - 主分类号： G11C7/00 文献下载
摘要：一种非易失性存储器件(300，见图3)，其在连续读出操作(见图5)时无需在接收一读出命令(505)和扫描输出一第一目标数据字节之间设置任何虚设字节。在接收仅一部分最高位地址比特组(509，511)时投机性地读出一组可能的目标数据字节的最高位比特(513)。在接收一完整目标数据地址(515，517)时，就可得到及扫描输出正确的一组最高位目标数据比特(519，521)。在该扫描输出期间，读出其余的目标数据比特(523)并准备好自下一最高位比特开始作扫描输出。这样，就可在接收完整的读出命令和地址后立即和无中断地得到一读出命令标定的数据字节。
虚设字节闪存存储器读出操作法

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 176 条