“殷东锡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201810812055.0有效
发明人：郑光泳;金钟源;殷东锡;李俊熙 -专利权人：三星电子株式会社
申请日： 2018-07-23 - 公布日： 2023-08-22 - 主分类号： H10B43/27 文献下载
摘要：提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括包含堆叠在衬底上的导电层的堆叠结构。而且，该半导体器件包括穿透堆叠结构的台阶区域的虚设结构。虚设结构的一部分包括第一区段和第二区段。第一区段在平行于衬底的上表面的平面中沿第一方向延伸。第二区段在所述平面中沿交叉第一方向的第二方向从第一区段突出。
半导体器件

[发明专利]垂直存储器件及其制造方法-CN201710617352.5有效
发明人：金森宏治;殷东锡 -专利权人：三星电子株式会社
申请日： 2017-07-26 - 公布日： 2023-07-04 - 主分类号： H10B43/10 文献下载
摘要：公开了一种垂直存储器件及其制造方法。垂直存储器件可以包括：衬底、在衬底上的栅极堆叠结构和沟道结构、以及在栅极堆叠结构与沟道结构之间的电荷俘获结构。栅极堆叠结构包括在衬底上在垂直方向上彼此交替地堆叠使得单元区域和单元间区域在垂直方向上交替地布置的导电结构和绝缘夹层结构。沟道结构在垂直方向上穿透栅极堆叠结构。电荷俘获结构和导电结构在单元区域处限定存储单元。电荷结构被构造为选择性地存储电荷。电荷俘获结构包括在单元间区域中的用于减少在垂直方向上彼此相邻的相邻存储单元之间的联接的防联接结构。
垂直存储器件及其制造方法

[发明专利]具有虚设通道区的垂直存储装置-CN201910417752.0有效
发明人：金锺源;林昇炫;姜昌锡;朴泳雨;裵大勋;殷东锡;李宇城;李载悳;任宰佑;崔韩梅 -专利权人：三星电子株式会社
申请日： 2016-05-17 - 公布日： 2023-06-23 - 主分类号： H10B43/27 文献下载
摘要：提供了一种具有虚设通道区的垂直存储装置，所述存储装置包括：第一基底；第二基底，位于第一基底上；栅电极层和绝缘层，堆叠在第二基底的上表面上；多个第一通道区和多个第二通道区，多个第一通道区位于第一子单元阵列区中，多个第二通道区位于第二子单元阵列区中，第一通道区和第二通道区中的每个在与第二基底的上表面垂直的第一方向上延伸以穿过栅电极层和绝缘层中的至少一些；以及分隔绝缘层，设置在第一子单元阵列区和第二子单元阵列区之间，分隔绝缘层在与第二基底的上表面平行的第二方向上延伸，其中，设置在分隔绝缘层的第一侧上的至少两个第一通道区和设置在分隔绝缘层的第二侧上的至少两个第二通道区是位线未连接到其上的虚设通道区。
具有虚设通道垂直存储装置

[发明专利]半导体器件-CN201810189489.X有效
发明人：李秉一;辛京准;殷东锡;金智慧;李炫国 -专利权人：三星电子株式会社
申请日： 2017-05-04 - 公布日： 2022-07-01 - 主分类号： H01L27/11556 文献下载
摘要：本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
半导体器件

[发明专利]垂直型非易失性存储器件-CN202111210134.2在审
发明人：郑基容;权永振;殷东锡 -专利权人：三星电子株式会社
申请日： 2021-10-18 - 公布日： 2022-06-24 - 主分类号： H01L27/11524 文献下载
摘要：一种垂直型非易失性存储器件，具有对垂直沟道层的不对准的敏感性增强的多叠层结构。所述非易失性存储器件包括：(i)主芯片区，所述主芯片区包括单元区和被布置为具有台阶结构的延伸区，所述单元区和所述延伸区以多叠层结构形成，以及(ii)外芯片区，所述外芯片区围绕所述主芯片区并在其中包括台阶键。所述主芯片区包括位于衬底上的第一层和位于所述第一层上的第二层。在所述第一层中布置有下垂直沟道层。所述台阶键包括对准垂直沟道层，并且所述对准垂直沟道层的顶表面低于所述下垂直沟道层的顶表面。
垂直非易失性存储器

[发明专利]半导体芯片和包括半导体芯片的半导体装置-CN202110973539.5在审
发明人：金江旻;宋承砇;殷东锡;郑锡和 -专利权人：三星电子株式会社
申请日： 2021-08-24 - 公布日： 2022-04-22 - 主分类号： H01L27/1157 文献下载
摘要：公开了一种半导体芯片和一种半导体装置。该半导体芯片包括衬底、设置在衬底上的源极结构和设置在源极结构上的支承图案。源极结构和支承图案中的每一个包括多晶硅。半导体芯片还包括设置在支承图案上的电极结构和竖直延伸穿过电极结构的多个竖直结构。电极结构包括：下电极结构，其设置在支承图案上，并且包括多个下栅电极和多个第一绝缘膜；第二绝缘膜，其设置在下电极结构上；以及上电极结构，其设置在第二绝缘膜上，并且包括多个上栅电极和多个第三绝缘膜。竖直结构在源极结构上方接触源极结构。
半导体芯片包括装置

[发明专利]半导体器件和包括该半导体器件的数据存储系统-CN202111199535.2在审
发明人：金江旻;申载勋;殷东锡;林根元 -专利权人：三星电子株式会社
申请日： 2021-10-14 - 公布日： 2022-04-19 - 主分类号： H01L27/11521 文献下载
摘要：提供了一种半导体器件和一种数据存储系统。所述半导体器件包括：第一基板；器件，位于第一基板上；第二基板，位于器件上；栅电极，堆叠在第二基板上并在第一方向上彼此间隔开；沟道结构，穿透栅电极、在第一方向上延伸并且包括沟道层；隔离区域，穿透栅电极并在第二方向上延伸；贯通接触插塞，穿透第二基板、在第一方向上延伸并将栅电极电连接至器件；阻挡结构，与贯通接触插塞间隔开并围绕贯通接触插塞；以及支撑结构，位于栅电极上并包括支撑图案，其中，支撑结构具有在隔离区域上在第二方向彼此间隔开的第一贯通区域和与阻挡结构的上表面接触的第二贯通区域。
半导体器件包括数据存储系统

[发明专利]存储器器件-CN201710429963.7有效
发明人：孙荣晥;张源哲;殷东锡;张在薰 -专利权人：三星电子株式会社
申请日： 2017-06-08 - 公布日： 2022-02-18 - 主分类号： H01L27/11551 文献下载
摘要：公开了一种存储器器件。该存储器器件包括：栅极结构，包括在衬底的上表面上堆叠的多个栅电极层；多个垂直孔，沿与所述衬底的上表面垂直的方向延伸以穿过所述栅极结构；以及分别在所述多个垂直孔中的多个垂直结构，所述多个垂直结构中的每一个垂直结构包括嵌入式绝缘层以及多个彼此分离的沟道层，所述多个沟道层位于所述嵌入式绝缘层的外部。
存储器器件

[发明专利]包括竖直存储器装置的集成电路装置-CN202110593717.1在审
发明人：黄昌善;权永振;金己焕;石韩松;殷东锡;林钟欣 -专利权人：三星电子株式会社
申请日： 2021-05-28 - 公布日： 2021-12-07 - 主分类号： H01L27/11524 文献下载
摘要：公开了一种包括竖直存储器装置的集成电路装置。该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一单元堆叠结构和位于第一单元堆叠结构上的第二单元堆叠结构，第一单元堆叠结构和第二单元堆叠结构均包括交替地堆叠在衬底上的多个绝缘层和多个字线结构；以及虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。
包括竖直存储器装置集成电路

[发明专利]非易失性存储器件-CN202110435986.5在审
发明人：郑基容;金浩珍;权永振;殷东锡 -专利权人：三星电子株式会社
申请日： 2021-04-22 - 公布日： 2021-10-22 - 主分类号： H01L27/11563 文献下载
摘要：一种非易失性存储器件包括：衬底，包括单元阵列区域；第一栅电极，包括在衬底的单元阵列区域上的开口；多个第二栅电极，堆叠在第一栅电极上方并包括凸起部分，凸起部分具有朝向衬底延伸的向外弯曲；以及字线切割区域，切割开口和凸起部分。
非易失性存储器

[发明专利]半导体器件-CN201710307715.5有效
发明人：李秉一;辛京准;殷东锡;金智慧;李炫国 -专利权人：三星电子株式会社
申请日： 2017-05-04 - 公布日： 2021-09-28 - 主分类号： H01L27/11556 文献下载
摘要：本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
半导体器件

[发明专利]三维半导体装置-CN201810270157.4有效
发明人： 殷东锡;李宁浩;李俊熙;李锡元;申有哲 -专利权人：三星电子株式会社
申请日： 2013-08-22 - 公布日： 2021-09-24 - 主分类号： H01L23/498 文献下载
摘要：提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。
三维半导体装置

[发明专利]支持高集成度的其中具有堆叠结构的半导体装置-CN202010965562.5在审
发明人：李相在;金在炯;殷东锡 -专利权人：三星电子株式会社
申请日： 2020-09-15 - 公布日： 2021-08-06 - 主分类号： H01L27/11582 文献下载
摘要：提供了具有堆叠结构的半导体装置。所述半导体装置包括在下堆叠结构上延伸的上堆叠结构，下堆叠结构在下面的基底上延伸。沟道结构延伸通过上堆叠结构和下堆叠结构。下堆叠结构包括设置为与下堆叠结构和上堆叠结构之间的界面相邻的第一下电极层以及设置为与下堆叠结构的中心相邻的第二下电极层。上堆叠结构包括设置为与界面相邻的第一上电极层以及设置为与上堆叠结构的中心相邻的第二上电极层。第一下电极层和第一上电极层中的至少一个比第二下电极层厚。至少一个绝缘层设置在第一下电极层与第一上电极层之间。
支持集成度其中具有堆叠结构半导体装置

[发明专利]三维半导体器件-CN201610909317.6有效
发明人：辛京准;李秉一;殷东锡;李炫国;曹盛纯 -专利权人：三星电子株式会社
申请日： 2016-10-18 - 公布日： 2021-04-06 - 主分类号： H01L27/11578 文献下载
摘要：本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。
三维半导体器件

[发明专利]半导体器件及其制造方法-CN201710432066.1有效
发明人：姜信焕;孙荣晥;殷东锡;李昌燮;张在薰 -专利权人：三星电子株式会社
申请日： 2017-06-09 - 公布日： 2020-09-15 - 主分类号： H01L27/1157 文献下载
摘要：本公开提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括在基板上使层间绝缘层和导电层交替的叠层。每个导电层在第一方向上延伸得少于导电层中的前一个，以限定导电层的所述前一个的着陆部分。绝缘插塞在导电层中的一个中且在着陆部分中的一个之下，并且接触插塞从着陆部分中的所述一个的上表面延伸。
半导体器件及其制造方法

1
2
下一页»
尾页
共 20 条