“林正忠”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果615个，建议您升级VIP下载更多相关专利

[发明专利]三维扇出型集成封装结构及其封装方法和无线耳机-CN202111373008.9在审
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-11-19 - 公布日： 2022-02-25 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种三维扇出型集成封装结构及其封装方法和无线耳机，所述三维扇出型集成封装结构包括第一重新布线层、第二重新布线层、金属连接柱、第一半导体芯片、第二半导体芯片、第一填充层、第一封装层、功能芯片、第二填充层、第二封装层及凸块，该结构通过将两半导体芯片进行堆叠设置，有效减小了封装面积，可实现高密度高集成度的器件封装，同时使得最小线宽线距可降至1.5μm/1.5μm。而且本发明的三维扇出型集成封装结构可以同时整合GPU/PMU/DDR/毫米波天线/电容/电感/电晶体/闪存/滤波器等各种功能芯片和元器件，实现系统级封装，不仅能够降低成本，而且通过采用物理隔离的方式减少器件干扰，提高了封装结构的效能。
三维扇出型集成封装结构及其方法无线耳机

[实用新型]一种半导体结构-CN202122346507.0有效
发明人：杨玉杰;潘远杰;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-09-27 - 公布日： 2022-02-18 - 主分类号： H01L21/60 文献下载
摘要：本实用新型提供了一种半导体结构，该半导体结构包括支撑基板、硅器件层、键合层，其中，硅器件层在垂直方向上的投影位于支撑基板内部，且硅器件层的边缘包覆有边缘溢出层，边缘溢出层能够对硅器件层的边缘起到很好地保护作用，防止硅器件层出现缺损破片等情况，在硅器件层的表面覆盖有绝缘层，从而实现对硅器件层表面的绝缘处理，同时硅器件层中金属柱的表面得以显露，利于后续封装时进行金属互联实现3D集成。本实用新型有效克服了现有技术中的种种缺点而具有高度产业利用价值。
一种半导体结构

[实用新型]封装载体-CN202122085323.3有效
发明人：杨玉杰;潘远杰;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-08-30 - 公布日： 2022-02-18 - 主分类号： H01L21/683 文献下载
摘要：本实用新型提供一种封装载体。所述封装载体包括玻璃基底及位于所述玻璃基底的非封装表面的第一保护层，所述非封装表面包括玻璃基底的侧面和底面。通过在玻璃基底表面设置保护层，避免玻璃基底在封装工艺中发生损伤，比如避免玻璃基底的边缘出现裂缝或碎片，避免表面出现划痕等，由此避免对待封装产品造成损伤，实现玻璃基底的循环利用以降低封装成本。
封装载体

[发明专利]控片的制备方法-CN202010711734.6在审
发明人：陈扣林;周祖源;吴政达;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2020-07-22 - 公布日： 2022-01-25 - 主分类号： C23C14/34 文献下载
摘要：本发明提供一种控片的制备方法。包括步骤：1)提供裸晶圆，形成二氧化硅层；2)将裸晶圆放置于具有射频装置的腔室内进行射频加热，加热温度为100℃～150℃，加热时间为30s～120s；3)将加热后的裸晶圆放置于物理气相沉积腔室内，溅射形成钛层，钛层的厚度大于2000埃。本发明在制备用于调试湿法刻蚀设备的控片时，将表面形成有二氧化硅层的裸晶圆放置于具有射频装置的腔室内进行射频加热，可以有效改善晶圆表面的热均匀性，有助于提高后续形成的钛层的表面均匀性以及和二氧化硅层的粘附性，采用本发明的制备方法制备的钛层达到3000埃以上时其表面均匀性仍非常好，且钛层表面颜色正常，可以用于调试湿法刻蚀机台，且可以反复多次使用，有利于降低生产成本。
制备方法

[发明专利]具有布线层的封装结构的返工方法-CN202010713323.0在审
发明人：陈扣林;周祖源;吴政达;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2020-07-22 - 公布日： 2022-01-25 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种具有布线层的封装结构的返工方法。包括步骤：1)提供待返工的基底，基底包括载体、位于载体上的布线层及位于布线层上的光刻胶层；布线层包括介质层和金属层，金属层包括钛层和铜层，钛层位于介质层内，铜层位于钛层的上表面，且部分铜层的上表面暴露于介质层的上表面；2)去除光刻胶层；3)去除铜层；4)去除部分钛层；5)采用溅射工艺于残留的钛层表面溅射钛层和铜层。本申请经改进的工艺设计，在去除金属层时保留部分钛层，残留的钛层可以对介质层形成良好的保护，且采用的是干法刻蚀去除部分钛层，由此可以有效避免产生水汽，避免产生层间气泡，有助于提高相邻结构层之间的粘附性，提高对准精度，有助于生产良率的提升。
具有布线封装结构返工方法

[实用新型]用于封装的转接板及其半导体封装结构-CN202121445637.3有效
发明人：杨玉杰;潘远杰;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-06-28 - 公布日： 2022-01-18 - 主分类号： H01L21/768 文献下载
摘要：本实用新型提供一种用于封装的转接板及其半导体封装结构，该转接板包括：粘接于分离层上下两侧面的支撑基底及硅衬底；贯穿硅衬底的TSV孔；铜导电柱，填充满TSV孔且凸出于TSV孔且铜导电柱中的铜未扩散至硅衬底表面中；扩散阻挡层，形成于铜导电柱与TSV孔侧壁之间且延伸至与铜导电柱齐平；绝缘层，形成于硅衬底的表面且完全覆盖铜导电柱的周侧。通过湿法刻蚀形成刻蚀凹槽并结合填充于其中的保护层，可有效避免整个转接板制备过程中所有铜导电柱的铜粒子扩散至硅衬底的可能性，有效提高了封装结构的性能。
用于封装转接及其半导体结构

[发明专利]晶圆级封装结构及制备方法-CN202010653364.5在审
发明人：黄晗;林正忠;吴政达;陈彦亨 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2020-07-08 - 公布日： 2022-01-11 - 主分类号： H01L23/538 文献下载
摘要：本发明提供一种晶圆级封装结构及制备方法，晶圆级封装结构包括具有TSV的晶圆、第一重新布线层、第二重新布线层、键合焊盘、芯片、保护层及封装层。其中，通过具有TSV的晶圆以及位于晶圆相对两面的第一重新布线层及第二重新布线层，可形成三维方向堆叠密度大、外形尺寸小的晶圆级封装结构，且可降低单一RDL的制造难度，以降低工艺复杂度及生产成本；通过TSV进行互连，可使得具有TSV的晶圆上下面良好导通，从而可大大提高芯片的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的晶圆级封装结构。
晶圆级封装结构制备方法

[实用新型]半导体结构-CN202122101071.9有效
发明人：陈扣林;尹佳山;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-08-31 - 公布日： 2022-01-11 - 主分类号： H01L21/56 文献下载
摘要：本实用新型提供一种半导体结构，所述半导体结构包括支撑衬底、重新布线层、封装结构、介质层及金属层。其中，所述重新布线层位于所述支撑衬底上；所述封装结构位于所述重新布线层上，所述封装结构包括金属柱及正梯形塑封层，且所述金属柱的第一端与所述重新布线层电连接，所述正梯形塑封层显露所述金属柱的第二端；所述介质层位于所述正梯形塑封层的表面；所述金属层位于所述介质层上，且所述金属层与所述金属柱的第二端电连接。本实用新型通过具有倾斜侧面的所述正梯形塑封层，可形成均匀分布的所述金属层，提高产品质量，提高良率。
半导体结构

[实用新型]半导体结构-CN202122034427.1有效
发明人：刘翔;尹佳山;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-08-26 - 公布日： 2022-01-04 - 主分类号： H01L21/56 文献下载
摘要：本实用新型提供一种半导体结构，通过位于玻璃支撑衬底的背面的Ti金属保护层，可在进行封装的工艺制程中，对玻璃支撑衬底的背面形成有效的保护，避免玻璃支撑衬底的损伤，以提高产品质量，提高良率；进一步的，基于Ti金属保护层的保护，还可对玻璃支撑衬底进行循环应用，以降低生产成本。
半导体结构

[发明专利]天线馈电线的封装结构及封装方法-CN201811325951.0有效
发明人：林章申;林正忠;吴政达;陈彦亨 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2018-03-16 - 公布日： 2021-12-28 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种天线的封装结构及封装方法，该封装结构包括：采用焊线工艺制作的金属连接柱；封装层，覆盖金属连接柱；天线电路芯片及天线金属层电连接于天线馈电线的封装结构的两端。本发明采用重新布线层及金属连接柱实现两层或多层天线金属层的整合，大大提高天线的效率及性能；另外可有效缩小封装体积，使封装结构具有较高的集成度以及更好的性能；最后，形成的金属连接柱侧壁光滑，可有效降低电性讯号的损失，提高天线的效率，降低制造成本。
天线馈电封装结构方法

[实用新型]晶圆级ASIC 3D集成基板及封装器件-CN202121443445.9有效
发明人：陈彦亨;林正忠;林章申;陈明志 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-06-28 - 公布日： 2021-12-28 - 主分类号： H01L21/56 文献下载
摘要：本实用新型提供一种晶圆级ASIC 3D集成基板及封装器件。基板包括第一布线层、导电柱、塑封层、第二布线层、桥接芯片及焊球；第一布线层包括第一介质层及第一金属线层，第一金属线层显露于第一介质层的表面，第二布线层包括第二介质层及第二金属线层，第二金属线层显露于第二介质层的表面；导电柱位于第一布线层和第二布线层之间，且两端分别与第一金属线层和第二金属线层电连接，桥接芯片与导电柱电连接；塑封层将导电柱及桥接芯片包覆；焊球位于第二布线层背离导电柱的一侧，且与第二金属线层电连接。采用本实用新型进行封装，可以真正实现系统级封装，可以消除基板寄生电容，降低器件噪声；同时可以提高电源效率，提高器件响应效率和可靠性。
晶圆级 asic 集成封装器件

[实用新型]晶圆级ASIC 3D集成基板及封装器件-CN202121466583.9有效
发明人：陈彦亨;林正忠;林章申;陈明志 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-06-28 - 公布日： 2021-12-28 - 主分类号： H01L21/56 文献下载
摘要：本实用新型提供一种晶圆级ASIC 3D集成基板及封装器件。基板包括第一布线层、导电柱、塑封层、第二布线层及焊球；第一布线层包括第一介质层及第一金属线层，第一金属线层显露于第一介质层的表面，第二布线层包括第二介质层及第二金属线层，第二金属线层显露于第二介质层的表面；导电柱位于第一布线层和第二布线层之间，且两端分别与第一金属线层和第二金属线层电连接；塑封层将导电柱包覆；焊球位于第二布线层背离导电柱的一侧，且与第二金属线层电连接。采用本实用新型进行封装，可以真正实现系统级封装，可以消除基板寄生电容，降低器件噪声；同时可以提高电源效率，提高器件响应效率和可靠性。
晶圆级 asic 集成封装器件

[实用新型]双层堆叠的3D扇出型封装结构-CN202120383007.1有效
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-02-20 - 公布日： 2021-12-07 - 主分类号： H01L25/18 文献下载
摘要：本实用新型提供一种双层堆叠的3D扇出型封装结构，该结构包括：第一半导体芯片、塑封材料层、金属连接柱、第一重新布线层、第二重新布线层、第二半导体芯片、焊球凸块、底部填充层。形成的封装结构在三维方向可封装两层扇出型晶圆，切割后的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能。
双层堆叠扇出型封装结构

[实用新型]三维堆叠的扇出型封装结构-CN202120383190.5有效
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-02-20 - 公布日： 2021-12-07 - 主分类号： H01L25/18 文献下载
摘要：本实用新型提供一种三维堆叠的扇出型封装结构，该结构包括：第一半导体芯片、第一塑封材料层、金属连接柱、第一重新布线层、第二重新布线层、第二半导体芯片、焊球凸块、底部填充层、第二塑封材料层。形成的封装结构在三维方向可封装两层扇出型晶圆，切割后的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能。
三维堆叠扇出型封装结构

[实用新型]双层塑封的3D扇出型封装结构-CN202120383235.9有效
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-02-20 - 公布日： 2021-12-07 - 主分类号： H01L25/18 文献下载
摘要：本实用新型提供一种双层塑封的3D扇出型封装结构，该结构包括：第一半导体芯片、第一塑封材料层、金属连接柱、第一重新布线层、第二重新布线层、第二半导体芯片、焊球凸块、第二塑封材料层。形成的封装结构在三维方向可封装两层扇出型晶圆，切割后的单个封装体沿三维方向具有两层半导体芯片，且通过设置第一重新布线层、金属连接柱及第二重新布线层实现对单个封装体中所有半导体芯片电信号的控制，从而在单个封装体中封装更多的芯片，提高扇出型晶圆级封装的整合性、同时减小封装体积；再者，将多个芯片封装于同一个封装体中，还可有效提高单个芯片的效能。
双层塑封扇出型封装结构