“本间充祥”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置及存储器系统-CN202210932103.6在审
发明人：阿部光弘;平岛康伯;本间充祥 -专利权人：铠侠股份有限公司
申请日： 2022-08-04 - 公布日： 2023-10-24 - 主分类号： G11C16/04 文献下载
摘要：本发明提供一种能够抑制峰值电流的半导体存储装置以及存储器系统。实施方式的半导体存储装置具备：第一焊盘；时钟生成电路，生成第一时钟；输出电路，从所述第一焊盘输出所述第一时钟；指定电路，将基于所述第一时钟而生成的多个时隙中的一个指定为特定时隙；以及峰值控制电路，在被指示了动作时，使产生电流峰值的部分动作在与所述特定时隙对应的定时执行。
半导体存储装置存储器系统

[发明专利]存储装置-CN201680089201.0有效
发明人：荒屋朋子;本间充祥 -专利权人：铠侠股份有限公司
申请日： 2016-09-23 - 公布日： 2023-08-22 - 主分类号： G11C16/06 文献下载
摘要：存储装置具备：第一存储器单元和与第一存储器单元相邻的第二存储器单元；以及序列发生器，在从第一存储器单元读出数据的情况下，对第二存储器单元进行第一读出，对第一存储器单元进行第二读出，对第二存储器单元的栅极施加与第二读出时不同的电压，并对第一存储器单元进行第三读出，基于第一～第三读出的结果生成存储于第一存储器单元的第一数据和用于对第一数据进行修正的第二数据。
存储装置

[发明专利]存储装置-CN202210735192.5在审
发明人： 本间充祥;柴田昇 -专利权人：铠侠股份有限公司
申请日： 2022-06-27 - 公布日： 2023-06-27 - 主分类号： G11C16/26 文献下载
摘要：实施方式提供一种能效率较佳地执行读出动作的存储装置。实施方式的存储装置包含多个存储单元、字线及控制器。多个存储单元分别根据阈值电压，存储包含第1至第5位数据的5位数据。多个存储单元存储分别包含第1至第5位数据的第1至第5页。字线连接于多个存储单元。控制器执行通过对字线施加读出电压而从多个存储单元读出数据的读出动作。控制器在第1至第5页各页的读出动作中对字线施加互不相同的读出电压的次数分别为7次、6次、6次、6次及6次。
存储装置

[发明专利]存储器系统及非易失性存储器-CN202211018860.9在审
发明人：东启介;本间充祥;有薗大介 -专利权人：铠侠股份有限公司
申请日： 2022-08-24 - 公布日： 2023-05-30 - 主分类号： G11C16/02 文献下载
摘要：本发明提供一种抑制存储器控制器与非易失性存储器之间的数据传送量的增加的存储器系统及非易失性存储器。根据实施方式，存储器系统包括：非易失性存储器，包括各自能够存储至少第1位、第2位及第3位的多个存储单元；以及存储器控制器，控制所述非易失性存储器。所述非易失性存储器是：将所述第1位的第1硬位数据、所述第2位的第2硬位数据、所述第3位的第3硬位数据、以及与所述第1位、所述第2位及所述第3位相关的第4软位数据输出到所述存储器控制器。所述存储器控制器是：使用所述第1硬位数据、所述第2硬位数据、所述第3硬位数据、及所述第4软位数据执行错误订正处理。
存储器系统非易失性存储器

[发明专利]半导体存储装置-CN201710651121.6有效
发明人：葛西骏;永尾理;本间充祥;原田佳和;菅原昭雄 -专利权人：铠侠股份有限公司
申请日： 2017-08-02 - 公布日： 2022-03-04 - 主分类号： G11C16/34 文献下载
摘要：实施方式的半导体存储装置具有存储单元(MT)、位线(BL)及读出放大器(15)。写入动作重复包含编程与第1及第2验证的编程循环。编程包含：第1编程，在第1验证失败的情况下执行；及第2编程，在第1验证通过但第2验证失败的情况下执行。第2验证基于第1条件而执行。在未中断写入动作的情况下，第1验证基于与第1条件不同的第2条件而执行，在已中断写入动作的情况下，重新开始写入动作后的最初的第1验证基于与第1及第2条件不同的第3条件而执行。
半导体存储装置

[发明专利]半导体存储装置及存储器系统-CN201610580129.3有效
发明人： 本间充祥 -专利权人：东芝存储器株式会社
申请日： 2016-07-21 - 公布日： 2020-11-10 - 主分类号： G11C16/08 文献下载
摘要：本发明的实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。实施方式的半导体存储装置(10)具备：第1存储器单元，能够存储n比特的数据；第2存储器单元，能够存储m比特(m＞n)的数据；以及读出放大器(12)，对第1及第2存储器单元进行数据的读取及写入。在半导体存储装置(10)从控制器(20)接收到第1命令时，读出放大器(12)将第1数据写入至第1存储器单元。然后，读出放大器(12)在写入后从第1存储器单元读取第1数据，将第1数据与所读取出的第1数据进行比较。在半导体存储装置(10)从控制器(20)接收到第2命令的情况下，读出放大器(12)将从第1存储器单元读取的第1数据或从控制器(20)接收的第2数据写入至第2存储器单元。
半导体存储装置存储器系统

[发明专利]半导体存储装置-CN201610756199.X在审
发明人： 本间充祥 -专利权人：东芝存储器株式会社
申请日： 2016-08-29 - 公布日： 2017-09-22 - 主分类号： G11C16/04 文献下载
摘要：实施方式提供一种能够提高数据的可靠性的半导体存储装置。实施方式的半导体存储装置(1)具备第一存储器单元，能够存储2位以上的数据；及字线(WL)，连接于第一存储器单元。在第一存储器单元的写入动作中，在写入动作的第一期间，对字线(WL)在施加第一次数的写入电压之后施加验证电压。在继第一期间之后的第二期间，对字线(WL)在施加比第一次数多的第二次数的写入电压之后施加验证电压。
半导体存储装置