“曹堪宇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果69个，建议您升级VIP下载更多相关专利

[发明专利]微透镜组件、光电转换设备及制造方法和成像系统-CN202111603725.6在审
发明人： 曹堪宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-24 - 公布日： 2023-06-27 - 主分类号： G02B3/00 文献下载
摘要：本公开提供一种微透镜组件、光电转换设备及制造方法和成像系统，涉及半导体技术领域，该微透镜组件包括第一微透镜阵列和第一透光件，第一透光件设置在第一微透镜阵列上，第一透光件的折射率大于环境介质的折射率。本公开通过在第一微透镜阵列上设置具有高折射率的第一透光件，改变入射光的波长，使得具有更短波长的光线经第一微透镜阵列成像后形成具有更小直径的物像，从而提高成像系统的分辨率。
透镜组件光电转换设备制造方法成像系统

[发明专利]光刻胶层的处理方法及光刻胶层-CN202111515342.3在审
发明人： 曹堪宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： G03F7/16 文献下载
摘要：本公开提供了一种光刻胶层的处理方法及光刻胶层，处理方法包括：在目标层上形成光刻胶层，光刻胶层包括靠近目标层的第一部分以及远离目标层的第二部分；对光刻胶层进行第一曝光处理，在光刻胶层的第一部分形成曝光图像；采用第一工艺对光刻胶层的第二部分进行处理，第二部分形成为第三部分，第三部分的光敏感度比第一部分的光敏感度高；剥离第三部分。在本公开中，在光刻胶的第一部分中形成曝光图像，并且去除经过对第二部分进行第一工艺处理而得到的第三部分，避免第三部分影响光刻分辨率，保留的第一部分的光刻分辨率更高，在第一部分中形成的曝光图像的尺寸形貌更符合预期。
光刻处理方法

[发明专利]光刻胶图案的形成方法和光刻胶结构-CN202111515560.7在审
发明人： 曹堪宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： G03F7/16 文献下载
摘要：本公开提供了一种光刻胶图案的形成方法和光刻胶结构，光刻胶图案的形成方法包括，在目标层上形成光刻胶结构，光刻胶结构包括设置在目标层上的光刻胶层、以及设置在光刻胶层上的光波传输层；在第一介质中对光刻胶结构进行曝光处理，在光刻胶层形成曝光图像，光波传输层用于提升光刻胶层的光刻分辨率。在本公开中的光刻胶图案的形成方法，通过光波传输层提高曝光图像的分辨率，提高光刻胶图案的精度。
光刻图案形成方法胶结

[发明专利]光刻胶图案的形成方法和投影式曝光装置-CN202111515776.3在审
发明人： 曹堪宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： G03F7/16 文献下载
摘要：本公开提供一种光刻胶图案的形成方法和投影式曝光装置，形成方法包括：提供光刻胶层，将所述光刻胶层置于所述投影物镜的下方，所述光折射板位于所述光刻胶层和所述投影物镜之间；通过所述投影物镜和所述光折射板对所述光刻胶层进行曝光处理，在所述光刻胶层形成曝光图像，所述光折射板用于减小入射至所述光刻胶层的光波的波长。本公开所提供的光刻胶图案的形成方法和投影式曝光装置中，通过设置于光刻胶层与投影物镜之间的光折射板，减小入射到光刻胶层的光波的波长，从而提高了分辨率，提高了光刻胶图案的精度。
光刻图案形成方法投影曝光装置

[发明专利]光刻胶层的处理方法及光刻胶层-CN202111516517.2在审
发明人： 曹堪宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： G03F7/16 文献下载
摘要：本公开提供了一种光刻胶层的处理方法及光刻胶层，处理方法包括：在目标层上形成光刻胶层，光刻胶层包括远离目标层的第一部分和靠近目标层的第二部分；采用第一工艺对光刻胶层进行处理，以使第一部分的光吸收率小于第二部分的光吸收率；对光刻胶层进行第一曝光处理，在第二部分形成曝光图像；剥离第一部分并对光刻胶层进行第一显影处理，以图案化第二部分为光刻胶图案。在本公开中，在第二部分中形成曝光图像后去除第一部分，避免第一部分的存在导致光刻胶图案的顶端形貌不符合预期的问题。
光刻处理方法

[发明专利]版图及其处理方法、存储介质及程序产品-CN202111444495.3在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种版图及其处理方法、存储介质及程序产品，以提高半导体器件版图的集成度，涉及半导体技术领域，用于解决半导体器件的集成度低的技术问题，该版图具有第一存储区域和第二存储区域；版图包括基底阵列图案和存储图案，基底阵列图案包括多个间隔设置的插塞图案；存储图案包括位于第一存储区域的磁性隧道结图案，以及位于第二存储区域的电容图案，磁性隧道结图案与位于第一存储区域的插塞图案具有部分重合区，电容图案与位于第二存储区域的插塞图案具有部分重合区。利用该版图进行生产时，可以利用动态随机存储器的制备工艺制备磁性随机存取存储器，使得磁性随机存取存储器的存储密度提高，提高了半导体器件的集成度。
版图及其处理方法存储介质程序产品

[发明专利]半导体结构及其制备方法-CN202111447226.2在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H10B12/00 文献下载
摘要：本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供具有阵列区的基底，阵列区包括相邻设置的第一区域和第二区域；采用同一制备工艺在第一区域内形成第一存储器，以及在第二区域内形成第二存储器，制备工艺为用于制备第一存储器的工艺。本公开通过同一制备工艺在基底上同时形成第一存储器和第二存储器，使得同一半导体结构具有两种不同形式的存储器，如此设置，在简化半导体结构的制备步骤的同时，也能够提高半导体结构的性能。
半导体结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202111448141.6在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H10B61/00 文献下载
摘要：本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供基底，基底包括外围电路区和具有存储单元的阵列区，外围电路区包括第一区域和第二区域；本公开利用制备动态随机存储器的工艺在外围电路区内同时制备出用于控制存储单元的逻辑器件和磁性存储器件，使得同一半导体结构同时具有两种存储结构，与单独制备两种存储结构的技术相比，可以简化制作步骤，降低制作成本；此外，通过制备动态随机存储器的工艺来制备磁性存储器件，可以提高磁性存储器件的集成度，便于半导体结构向集成化方向发展。
半导体结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202111338280.3在审
发明人：王晓光;曾定桂;李辉辉;邓杰芳;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-12 - 公布日： 2023-05-16 - 主分类号： H10B61/00 文献下载
摘要：本申请涉及一种半导体结构及其制备方法，包括衬底；晶体管，包括控制端、第一端及第二端；第一端及第二端位于衬底中，控制端位于第一端与第二端之间；第一磁性存储结构，其底电极与晶体管的第一端电连接；第二磁性存储结构，其顶电极与晶体管的第一端电连接，且第一磁性存储结构的底电极与第二磁性存储结构的底电极位于同一层；第一位线，与第一磁性存储结构的顶电极电连接；第二位线，与第二磁性存储结构的底电极电连接；选择线，与晶体管的第二端电连接。该半导体结构无需外部参考信号，读取速度快，读取裕量大，且可靠性较高；同时在制备过程中可以一步工艺同时形成第一磁性存储结构的底电极及第二磁性存储结构的底电极，减少工艺步骤。
半导体结构及其制备方法

[发明专利]半导体结构及其制造方法-CN202310215733.6在审
发明人： 曹堪宇;肖德元;冯道欢 -专利权人：长鑫存储技术有限公司
申请日： 2023-03-02 - 公布日： 2023-05-05 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，结构包括：多个半导体柱，半导体柱沿第一方向和第二方向排列，且沿第三方向延伸，半导体柱在沿第三方向上包括依次排列的第一区、第二区和第三区；多条沿第四方向延伸的字线，字线与半导体柱的第二区连接，且在沿第四方向上，同一字线连接多个半导体柱；多条沿第五方向延伸的位线，位线与半导体柱的第一区连接，且在沿第五方向上，同一位线连接多个半导体柱；其中，在沿第四方向上半导体柱交替设置于字线的中心轴线的两侧，或者，在沿第五方向上半导体柱交替设置于位线的中心轴线的两侧，以改善半导体结构的性能。
半导体结构及其制造方法

[发明专利]存储器件及其制备方法-CN202111006767.1在审
发明人：王晓光;曾定桂;李辉辉;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-08-30 - 公布日： 2023-04-07 - 主分类号： H10B61/00 文献下载
摘要：本申请涉及一种存储器件及其制备方法。所述存储器件包括：衬底、共源线、多条栅极字线、多个柱状结构以及栅介质层。共源线设置于衬底上。多条栅极字线平行间隔设置于共源线的上方，且栅极字线沿第一方向延伸。多个柱状结构呈阵列状设置于共源线上，并贯穿栅极字线。相邻行的柱状结构沿行方向错位，相邻列的柱状结构沿列方向错位。栅介质层位于柱状结构和栅极字线之间。所述存储器件及其制备方法可以进一步提升存储器件的存储集成密度，并具备良好且稳定的存储性能。
存储器件及其制备方法

[发明专利]半导体结构的制备方法、半导体结构和半导体存储器-CN202111009844.9在审
发明人： 曹堪宇;王晓光;李辉辉;曾定桂;邓杰芳 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-08-31 - 公布日： 2023-04-04 - 主分类号： H10N50/01 文献下载
摘要：本申请实施例公开了一种半导体结构的制备方法、半导体结构和半导体存储器，该制备方法包括：提供衬底；于衬底上依次形成MTJ结构和第一掩膜结构；对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；于第一图案上方形成第二掩膜结构；对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案；其中，第一方向与所述第二方向相交，且第一方向与所述第二方向不垂直；利用第二图案对第一图案进行图案化处理，形成蜂窝状图案；将蜂窝状图案转移至MTJ结构，形成蜂窝状MTJ阵列。这样，由于蜂窝状MTJ阵列具有高密度，从而能够在形成半导体存储器时，可以提高半导体存储器的存储密度。
半导体结构制备方法存储器

[发明专利]半导体结构及其制备方法-CN202111144928.3在审
发明人：王晓光;曾定桂;李辉辉;邓杰芳;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-09-28 - 公布日： 2023-03-31 - 主分类号： H10B61/00 文献下载
摘要：本发明涉及一种半导体结构及其制备方法，包括：基底，具有第一表面；若干存储元件，位于基底的第一表面上，存储元件按第一预设图形排布；若干存储接触结构，与存储元件一一对应，且存储接触结构的底部与存储元件的顶部相接触，存储接触结构的顶部按第二预设图形排布；其中，存储接触结构的底部和存储接触结构的顶部相对设置。通过该设置使得按照第一预设图形排布的存储元件上可以形成按照第二预设图形排布的器件结构，消除存储元件的排布形状对存储元件上形成的器件结构的排布或形状的影响，达到降低工艺难度，降低生产成本的目的。
半导体结构及其制备方法

[发明专利]半导体结构及其制作方法、存储器-CN202111020954.5在审
发明人：王晓光;曾定桂;李辉辉;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-09-01 - 公布日： 2023-03-28 - 主分类号： H10B61/00 文献下载
摘要：本申请实施例涉及半导体领域，提供一种半导体结构及其制作方法、存储器，半导体结构至少可以包括：多个对齐排列的晶体管，所述晶体管共用同一源极板，所述晶体管的沟道位于所述源极板上，所述晶体管的沟道长度方向垂直于所述源极板表面，其中，所述沟道的材料包括单晶半导体；多个漏极接触件，与所述晶体管的漏极电连接，偶数个所述晶体管共用同一所述漏极接触件；多个磁隧道结，位于所述漏极接触件上，所述磁隧道结与所述漏极接触件一一对应电连接。本申请实施例有利于提升半导体结构的电学性能。
半导体结构及其制作方法存储器

[发明专利]存储器件及其制备方法-CN202111007065.5在审
发明人：王晓光;曾定桂;李辉辉;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-08-30 - 公布日： 2023-03-24 - 主分类号： H10B61/00 文献下载
摘要：本申请涉及一种存储器件及其制备方法。所述存储器件包括：衬底，以及呈阵列状设置于衬底上的多个存储单元。其中，相邻行的存储单元沿行方向错位，且任一行中相邻两个存储单元之间的距离为第一距离。相邻列的存储单元沿列方向错位，且错位的距离小于第一距离。所述存储器件及其制备方法，可以进一步提升存储器件中存储单元的集成密度，并有效减小存储单元与位线之间的接触电阻，以确保存储器件在具备高密度集成能力的同时也具备良好且稳定的存储性能。
存储器件及其制备方法

1
2
3
4
5
下一页»
尾页
共 69 条