“快捷半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果65个，建议您升级VIP下载更多相关专利

[发明专利]双向信号接口及相关系统和方法-CN200710160623.5有效
发明人：黄雷;朱丹阳;迈伦·米斯克 -专利权人： 快捷半导体有限公司
申请日： 2007-12-21 - 公布日： 2008-06-25 - 主分类号： H03K19/0175 文献下载
摘要：本发明提供双向信号接口及相关系统和方法，双向信号接口的实施方案包括第一节点和第二节点以及第一转换电路和第二转换电路。第一节点和第二节点分别可操作来接收第一逻辑信号和第二逻辑信号。第一转换电路具有连接在第一节点和第二节点之间的第一信号路径，其可操作来感测第一节点上的第一逻辑信号的转换，并且响应于所述转换，可操作来将第一逻辑信号经由第一信号路径连接至第二节点。第二转换电路具有连接在第一节点和第二节点之间并与第一信号路径并联的第二信号路径，其可操作来感测第二节点上的第二逻辑信号的转换，并且响应于第二逻辑信号的转换，可操作来将第二逻辑信号经由第二信号路径连接至第一节点。
双向信号接口相关系统方法

[发明专利]带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术-CN200710106408.7有效
发明人：曾军 -专利权人： 快捷半导体有限公司
申请日： 2003-04-10 - 公布日： 2007-11-14 - 主分类号： H01L29/78 文献下载
摘要：本发明通过向沟槽底部注入掺杂剂，将低压沟槽MOSFET器件中的漂移区合并在一起，从而允许采用非常小的单元间距，从而实现非常高的沟道密度和均匀掺杂的沟道，并最终极大地降低沟道的电阻。通过选择适当的掺杂剂量和漂移区的退火参数，器件的沟道长度可以受到严格控制，并且沟道的掺杂可以进行的非常一致，与常规器件相比，本发明的域值电压被降低，其沟道电阻被减小，其漂移区的导通电阻也被减小。为了实现合并的漂移区，本发明融入了一种新的边缘终止设计，因此由P外延层和N⁺衬底形成的PN结能够在单元片的边缘处被终止。
带有均匀掺杂沟道低压高密度沟槽栅极功率器件及其边缘终止技术

[发明专利]与PFC集成的VRMS和整流检测全桥同步整流-CN200610164611.5有效
发明人：桑帕特·谢卡瓦特;罗纳德·H·兰德尔;许童永 -专利权人： 快捷半导体有限公司
申请日： 2006-09-12 - 公布日： 2007-10-17 - 主分类号： H02M7/12 文献下载
摘要：本发明涉及与PFC集成的VRMS和整流检测全桥同步整流。一种同步全桥整流器被控制以提供接近1的功率因数。该全桥整流器是每个具有控制输入的晶体管。检测电路内的AC输入信号和电流，并将其发送到控制器。作为响应，控制器基于相对AC输入信号形成接近1的功率因数，即时输出导通/关断整流MOSFET的控制信号。该全波整流器由N沟道MOSFET形成，某些具有快速体二极管。这些MOSFET是整流器以及PFC控制元件。结果是具有PFC的一级同步整流器。固态的精确模拟差动放大器检测AC线路波形，高频电流互感器检测电流。该控制器接受放大器的输入以及所检测的电流，并且输出导通和关断四个MOSFET的控制信号。导通和关断的定时这样进行设置，使得从AC源得到的电流为正弦波并且与正弦波AC源的相位匹配。
pfc 集成 vrms 整流检测同步

[发明专利]基于电流感测设计的差分电路的故障保险-CN200480034779.3有效
发明人：普拉瓦斯·普雷德汉;周建宏 -专利权人： 快捷半导体有限公司
申请日： 2004-11-08 - 公布日： 2007-06-27 - 主分类号： G01R31/02 文献下载
摘要：本发明描述了用于在电流模式电路中接收差分电流的系统和方法。当出现接收器输入是浮动的、未驱动的、被短接在一起或者一个或两个输入被短接到地的情况时，系统的输出保持稳定。二极管连接的MOS晶体管接收不相等的电流，并且电流镜像放大所接收的电流。那些放大后的镜像电流被差分地放大，并且被转换成适于典型计算机和逻辑系统的电压信号。本发明的电流模式差分特性提供了高共模电流和电压噪声抗扰性。不相等电流的阈值帮助提供高差分电流和电压噪声抗扰性。
基于流感设计电路故障保险

[发明专利]电流传输逻辑电路-CN200480034780.6无效
发明人：普拉瓦斯·普雷德汉;周建宏 -专利权人： 快捷半导体有限公司
申请日： 2004-11-08 - 公布日： 2007-02-28 - 主分类号： H04L25/02 文献下载
摘要：本发明公开了一种用于驱动传输线的电流模式传输逻辑系统。在一个实施例中，双绞线传输线端接于其传输线特性阻抗。信号由最好是具有不同极性和大小、并被驱动沿着两根传输线下行的两个不等电流形成。所述不等电流在两根传输线之间选择性地转换，以生成不等电流大小的差分电流驱动的逻辑信号。所述不等电流经由二极管接法MOS晶体管被接收并从每根传输线的末端分流。MOS晶体管被偏置以呈现低阻抗，但该阻抗高于端接电阻。电流被放大并被转换为可用的CMOS电压电平。在另一个实施例中，用端接在等于每根传输线的特性阻抗之和的一个电阻上的两根并行传输线来代替双绞线。所述端接电阻连接在每根传输线的末端信号承载导线之间。每根传输线的屏蔽或返回通路在传输线的末端和最近的(驱动端)连接。
电流传输逻辑电路

[发明专利]具有低标准偏差的高值分裂多晶P电阻器-CN200380109385.5有效
发明人：詹姆斯·迈克尔·欧尔森 -专利权人： 快捷半导体有限公司
申请日： 2003-12-17 - 公布日： 2006-12-13 - 主分类号： H01L21/02 文献下载
摘要：公开了一种由两层多晶硅构成的电阻器结构。该内禀器件采用顶层制成，该顶层或者是专门沉积的，或者作为已有工艺步骤如BiCMOS流程中的基体外延生长的一部分形成。该多晶层可以通过合适地设置注入剂量、或者通过原位掺杂方法而使其表面电阻较高(大于2000欧姆每平方)而制成。在本发明中，该层被设置成大约1000埃或更小的厚度。与较厚的层制成的电阻器相比，采用这样的厚度形成的这种电阻器已经表现出较好的电阻标准偏差。此外，按细长形式制成的实际的电阻器当在该形式中结合5段弯曲时表现出更好的电阻标准偏差。该电阻器端部由附加的底部多晶层以自对准的方式由已经是处理工序中一部分的沉积形成。最终的结果是内禀的电阻器本体由单个多晶层形成，而端部由两层产生。这些端部足够厚，使得可以向该结构中加入标准的硅化物和接触腐蚀处理，而不需特殊的处理。此外，可以向电阻器端部结合专门或已有的注入，以确保实现从多晶硅到硅化物或触点金属的欧姆接触。这些步骤可以产生一致的、低电阻的、欧姆端部接触的、以及大于2000欧姆每平方的内禀电阻的、容易制作的电阻器结构。
具有标准偏差分裂多晶电阻器

[发明专利]容许断电和过电压的总线保持电路-CN200480022777.2有效
发明人：迈伦·J.·米斯克;斯蒂芬·B.·罗姆巴德 -专利权人： 快捷半导体有限公司
申请日： 2004-06-22 - 公布日： 2006-09-13 - 主分类号： H03K3/037 文献下载
摘要：介绍了一种CMOS组件的总线保持电路，它不吸引DC电流并容许过电压。当输入电压高于总线保持电路供应电压时，不从输入端吸引泄漏电流。在总线保持电路中使用反馈反相器锁存Vin逻辑电平。当Vin为低时，它使第一开关导通，驱动PMOS开关的栅极为低，使其导通。所述PMOS开关将反馈反相器的电源连接线路连接到Vcc。当Vin升高时所述栅极保持为低，使得保持所述PMOS开关导通。所述第一开关关断，但是所述PMOS开关的栅极保持为低直至Vin超过Vcc。这时，比较器驱动PMOS的栅极至Vin，使得所述PMOS开关关断。仲裁电路选择Vcc和Vin中较高者，以偏置PMOS开关的N阱以及比较器和仲裁电路中的其它PMOS组件。这种偏置确保N阱绝不会正向偏置，从而防止从所述Vin的泄漏。
容许断电过电压总线保持电路

[发明专利]用于改进MOS栅控从而降低米勒电容和开关损失的方法和装置-CN03817927.X有效
发明人：克里斯托弗·B.·库肯;艾伦·艾本海威 -专利权人： 快捷半导体有限公司
申请日： 2003-08-20 - 公布日： 2006-07-26 - 主分类号： H01L29/76 文献下载
摘要：一种半导体栅结构，包括一个屏蔽电极和一个开关电极。屏蔽电极的各个部分位于所述漏区和所述阱区之上。第一电介质层位于屏蔽电极和漏区以及阱区之间。开关电极的各个部分位于所述阱区和所述源区之上。第二电介质层位于开关电极和阱区以及源区之间。第三电介质层位于屏蔽电极和开关电极之间。
用于改进 mos 从而降低米勒电容开关损失方法装置

[发明专利]降低传播延迟以及工艺和温度对缓冲器影响的方法-CN200480016448.7有效
发明人：克里斯蒂安·克里因;詹姆斯·J·麦克唐那二世 -专利权人： 快捷半导体有限公司
申请日： 2004-06-10 - 公布日： 2006-07-19 - 主分类号： H03K17/16 文献下载
摘要：公开了一种具有缓慢输出边沿的缓冲电路。从单触发定时电路驱动脉冲的高值电流源，以便将电流的脉冲注入到缓冲器输出MOSFET的控制栅极，从而加速启动输出MOSFET的导通或截止。当导通和截止的开始到达时，低值电流源持续驱动输出MOSFET的栅极。在一个实施例中，从输入信号的上升沿和下降沿产生单触发。高值电流脉冲的作用是通过缓冲器降低延迟。此外，能够将脉宽设计为温度敏感、电源电压敏感，以便在出现温度、电源电压和工艺变化时维持缓冲电路延迟基本不变。
降低传播延迟以及工艺温度缓冲器影响方法

[发明专利]半导体产品的ESD保护装置-CN200480013115.9有效
发明人：蔡军;阿尔文·叙热曼;史蒂文·派克 -专利权人： 快捷半导体有限公司
申请日： 2004-05-14 - 公布日： 2006-06-14 - 主分类号： H01L23/62 文献下载
摘要：图3中的装置(60)具有结(86)，各结有横向部分(90)和从此横向部分朝表面(12)延伸的第二部分(92)。横向部分(90)如图3所示大致是沿与表面(12)平行的平面形成。第二部分(92)包括与平面化工艺有关的扩散前沿的特征弧形边缘。由于区域(80与82)各具有不同导电型的较高净掺杂浓度，各横结向部分(90)包括较深进到层(10)内的子区(96)。与结(86)的其他部分比较，上述子区(96)的特征是具有较低的击穿电压，使得ESD电流开始时是沿垂50而不是沿横向导引。
半导体产品 esd 保护装置

[发明专利]具有减小的关断电流的可逆放大器电路-CN200480008429.X无效
发明人：约翰·A·德法尔科;米克黑尔·S·希罗柯弗 -专利权人： 快捷半导体有限公司
申请日： 2004-04-02 - 公布日： 2006-05-03 - 主分类号： H03F3/04 文献下载
摘要：具有电流镜的开关放大器电路。电流镜包括：用于产生参考电流的第一电流源；具有输入电极和输出电极的输出晶体管；连接在第一电流源的输出和输出晶体管的输入电极之间的电流增益设备。偏置电流经由输出晶体管的输出电极产生，这种偏置电流是第一电流源所产生的参考电流的函数。第二电流源具有耦合到电流增益设备输入的输出。第二电流源提供作为参考电流一部分的电流。开关晶体管的输出电极耦合到：(1)电流增益设备的输入；以及(2)第二电流源的输出。该开关晶体管：(1)响应于馈送到这种开关晶体管的输入信号，从第二电流源中吸收电流，以阻止电流从第二电流源流向电流增益设备，并由此消除输出晶体管的偏置电流，以驱使输出晶体管进入不导通状态；或者(2)响应于馈送到这种开关晶体管的输入信号，使电流能够从第二电流源流向电流增益设备，驱使输出晶体管进入导通状态。
具有减小断电可逆放大器电路

[发明专利]具有改进的LDMOS设计的集成电路结构-CN200380105717.2有效
发明人：蔡军 -专利权人： 快捷半导体有限公司
申请日： 2003-12-09 - 公布日： 2006-04-05 - 主分类号： H01L29/76 文献下载
摘要：包括LDMOS器件结构的半导体集成电路，包括半导体层以及半导体层的上表面之上的一对空间分离的场效应栅极结构。栅极结构对之间的层部分中形成第一导电型的第一和第二空间分离的源极区，在其间形成第二导电型的第一区。在半导体层中形成第二导电型的轻微掺杂主体区，从源极区下面延伸到栅极结构下面，并延伸可变深度到半导体层中。该主体区的特征在于在第一区下面延伸的主体区部分中的深度回折。
具有改进 ldmos 设计集成电路结构

[发明专利]故障保险差动放大器电路-CN03825620.7有效
发明人：普拉瓦斯·普拉丹 -专利权人： 快捷半导体有限公司
申请日： 2003-09-29 - 公布日： 2005-12-28 - 主分类号： H03F3/45 文献下载
摘要：公开了一种差动输入故障保险电路，如果检测到损失或太低的差动信号与低于频率限制的频率的组合，则检测到故障保险状态并发出信号。来自故障保险电路的输出信号被保持在一种给定的状态，这种状态是差动输入信号的无效表示。使用一个频率检测器、具有有限频率滚降的互补偏移辅助放大器来检测故障保险状态。此外，使用一个延迟电路，要求在故障保险电路被激活之前，故障保险状态已经存在一段时间。初始化电路保证适当的上电条件，使所述电路检测故障保险状态，并且，不管信号的先前状态如何，保证可靠的故障保险。
故障保险差动放大器电路

[发明专利]用于RFID中存储器模块的电流积分读出放大器-CN200380101202.5无效
发明人：伊桑·A·克雷恩;卡尔·拉普;伊坦·沙察姆 -专利权人： 快捷半导体有限公司
申请日： 2003-10-14 - 公布日： 2005-11-30 - 主分类号： G11C7/02 文献下载
摘要：公开了一种非常适于低频RFID系统的低读取电流、低功耗的读出放大器。MOS晶体管接收来自存储单元的读取电流，并通过并联的MOS晶体管形成电流镜，其中存储单元通常是EEPROM。在电容器上的电荷经过复位脉冲清除之后，在电容器上累积镜像电流。定义时间周期，在该时间周期内电容器上的电压与第二电压比较。从参考电压或伪单元形成第二电压，在任一种情况下，参考电压大约是存储在存储单元中1与0之间的逻辑边界。具有或没有输入滞后的比较器接收电容器上的电压和第二电压，在时间周期内，比较器的输出状态表示存储单元的二进制内容。
用于 rfid 存储器模块电流积分读出放大器

[发明专利]用于集成电压调节器的电容耦合电流提升电路-CN03820097.X有效
发明人：罗纳德·B·胡法切尔;詹姆斯·J·麦克唐纳二世 -专利权人： 快捷半导体有限公司
申请日： 2003-06-30 - 公布日： 2005-10-05 - 主分类号： G05F1/56 文献下载
摘要：一种向电压参考电源线(Vref)提供附加电流的电流提升电路。当负载(Ca，Cb)要求的电流过多从而导致电压参考电源线(Vref)有压降时，该压降被检测，于是开关(P1，P2)起作用，向电压参考线(Vref)提供附加电流。一个增益级(GAIN)容性耦合到参考电压(Vref)，任何压降将通过该电容(C1，C2)传送到增益级(GAIN)上，并通过增益级放大。放大后的压降由电容耦合到固态开关(P1，P2)，此开关接通，将附加电流源(VCC)接到参考电压线(Vref)。固态开关(P1，P2)所加偏压略低于其接通阈值。
用于集成电压调节器电容耦合电流提升电路