“快捷半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果65个，建议您升级VIP下载更多相关专利

[发明专利]使用延迟电路的无时钟串行化-CN200880108391.1无效
发明人： S·M·玛卡卢索 -专利权人： 快捷半导体有限公司
申请日： 2008-08-18 - 公布日： 2010-09-29 - 主分类号： H04L7/033 文献下载
摘要：公开一种串行器，其包括用于每个串行位的寄存器和延迟电路。该串行器提供与数据比特的输出同时产生并输出的定时信号，确保数据比特和定时信号紧密的定时对准。不使用时钟。这允许解串器/接收器可靠地接收数据比特。每个说明性延迟电路被配置成触发下一个寄存器/延迟电路以输出下一个顺序的位及其定时信号。
使用延迟电路时钟串行

[发明专利]交错、串行化和去串行化照相机和键区数据的方法和电路-CN200880019684.2无效
发明人：詹姆斯·布默;奥斯卡·弗雷塔斯 -专利权人： 快捷半导体有限公司
申请日： 2008-04-30 - 公布日： 2010-08-11 - 主分类号： G06F3/14 文献下载
摘要：一种交错高速数据和低速数据的系统，所述高速数据和低速数据被串行化，并被传送给微处理器。高速数据的典型来源是照相机，低速数据的来源是键盘。高速数据和低速数据并行地与微处理器连接。本发明镜像相对于微处理器的并行接口，并镜像相对于高速数据的来源(照相机)和低速数据的来源(键区)的并行接口。所述系统格式化来自所述来源的并行数据，并在连接许多蜂窝电话机或其它手持设备的两个部件的柔性电缆上通常与时钟一起对数据进行串行传送。
交错串行照相机数据方法电路

[发明专利]调制电源扩展频谱-CN200910207695.X有效
发明人： J·莫拉;S·普林蒂斯 -专利权人： 快捷半导体有限公司
申请日： 2009-10-29 - 公布日： 2010-06-09 - 主分类号： H03K5/00 文献下载
摘要：调制电源扩展频谱，一种系统减小从由包括时钟的数字电子系统生成的EMI接收到的RF信号。在本发明中，说明性地，通过驱动时钟的功率节点来故意改变或调制生成信号并选通出数据的时钟频率。时钟功率节点与电源之间的典型滤波电路用来得到这样的优点，即，滤波器阻抗允许缓冲器更容易地驱动时钟功率节点，因为电源的低阻抗被滤波电路隔离。时钟频率的改变使EMI RF谐波在频谱上扩展，以便由RF接收器接收到的任何谐波将是短暂的并因此具有小幅值。
调制电源扩展频谱

[发明专利]容许过电压的传输门-CN200880014058.4有效
发明人： M·J·米斯克 -专利权人： 快捷半导体有限公司
申请日： 2008-03-13 - 公布日： 2010-03-24 - 主分类号： H03K17/16 文献下载
摘要：公开了一种具有单个或并联的相反极性的FET的传输门。由降低过电压泄漏及其它故障的电路来驱动该初级晶体管开关的阱。驱动该阱的电路也用于为驱动该传输晶体管的栅极的使能电路供电。到该栅极和该阱的单独的电路的使用进一步降低了泄漏。在电源电压和信号电平接近涉及的FET的阈值的情况下，可以在FET中的pn结的两端使用一个或多个肖特基二极管，这将防止pn结导通。
容许过电压传输

[发明专利]捕捉串行化/去串行化键区数据并重新生成键区接口的方法和电路-CN200880019532.2无效
发明人：詹姆斯·布默;奥斯卡·弗雷塔斯 -专利权人： 快捷半导体有限公司
申请日： 2008-04-30 - 公布日： 2010-03-24 - 主分类号： H03M11/20 文献下载
摘要：说明了一种使键区或键盘与处理系统连接的串行化器/去串行化器。在一种应用中，处理器被安排成直接产生键区扫描和输入键区感测线。不过，为了使居间电缆上的导线降至最少，在处理器系统之间插入串行化器和去串行化器，串行化器/去串行化器构成虚拟键区。这种情况下，处理器扫描去串行化器，好像去串行化器是键区似的，串行化器扫描键区，好像串行化器是处理器似的。不过，串行化器把键区的扫描信号转换成仅利用数据线和时钟线被发送给去串行化器的串行比特流。去串行化器接受串行比特流，把数据重新配置成模拟物理键区的响应的响应，好像计算机系统扫描虚拟键区(去串行化器)似的。在一个实施例中，在去串行化器中形成实际的第二键区，当第一键区被激活时，所述第二键区被激活，其中计算机按照常规方式扫描第二键区。
捕捉串行化键区数据并重生成接口方法电路

[发明专利]带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术-CN200910179121.6有效
发明人：曾军 -专利权人： 快捷半导体有限公司
申请日： 2003-04-10 - 公布日： 2010-03-17 - 主分类号： H01L29/78 文献下载
摘要：本发明通过向沟槽底部注入掺杂剂，将低压沟槽MOSFET器件中的漂移区合并在一起，从而允许采用非常小的单元间距，从而实现非常高的沟道密度和均匀掺杂的沟道，并最终极大地降低沟道的电阻。通过选择适当的掺杂剂量和漂移区的退火参数，器件的沟道长度可以受到严格控制，并且沟道的掺杂可以进行的非常一致，与常规器件相比，本发明的域值电压被降低，其沟道电阻被减小，其漂移区的导通电阻也被减小。为了实现合并的漂移区，本发明融入了一种新的边缘终止设计，因此由P外延层和N⁺衬底形成的PN结能够在单元片的边缘处被终止。
带有均匀掺杂沟道低压高密度沟槽栅极功率器件及其边缘终止技术

[发明专利]使用串行I/O脉冲串选通的低功率串行器/解串器体系结构-CN200780038258.9有效
发明人： J·B·布墨;M·L·福勒;S·M·马卡卢索 -专利权人： 快捷半导体有限公司
申请日： 2007-09-04 - 公布日： 2010-01-27 - 主分类号： H03M9/00 文献下载
摘要：公开了一种具有灵活设计的串行器/解串器，该设计允许在计算机系统之间发送数据流，在该计算机系统中通过将串行器/解串器置于待机，数据发送之间的低功率模式下，功率耗散得到了显著地减少。字数据被分帧并且连同时钟脉冲一起发出，该时钟脉冲规定了何时可以可靠地接收位。高速率，典型地，CTL逻辑用于传输线驱动器以及与时钟脉冲一起，数据字比计算机系统能够给串行器/解串器发送下一个字更快地发出。所公开的串行器/解串器给字分帧并且检测字终端，随之系统被置于待机模式。另外，串行器/解串器可以被置于主/从布局，其中从体能够被安排来使用主体的时钟以将字数据位发送回给主体。
使用串行脉冲串选通功率解串器体系结构

[实用新型]无辅助、低触发电压和高维持电压的SCR-CN200820116363.1无效
发明人：楼立芳;J·R·蔡平;D·洛宾逊-哈赫 -专利权人： 快捷半导体有限公司
申请日： 2008-04-10 - 公布日： 2009-10-14 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种保护性SCR集成电路装置，其建立在邻接的N阱和P阱上且限定了阳极和阴极。除阳极和阴极的接触结构之外，该装置具有桥接于该N阱和该P阱的n型叠层(N+/ESD)结构，以及在该P阱中的p型叠层(P+/PLDD)结构。n型叠层结构和p型叠层结构的分离提供了低触发电压，其与其他物理尺寸和处理参数一起提供了相对高的维持电压。在具体实施方式中，触发电压可为大约8V，同时表明维持电压可通过该n型叠层的横向尺寸控制为大约5-7V。
辅助触发电压维持 scr

[发明专利]具有降低的低功率电流消耗的多模式功率放大器-CN200780015894.X有效
发明人： G·奥 -专利权人： 快捷半导体有限公司
申请日： 2007-03-19 - 公布日： 2009-05-20 - 主分类号： H03F1/02 文献下载
摘要：本发明公开了一种多模式RF放大器，其具有由两个功率路径组成的高和低输出功率模式。当多模式RF放大器被偏置到高功率HP模式时，经由两个(第一和第二)路径来传递实际功率。而在低功率LP模式下，仅经由第二路径来传递功率，所述第二路径被设计为在低功率(回退)工作下降低电流消耗并改善效率。在一个实施例中，多模式RF放大器具有功率放大器，但没有机械或电子开关。多模式放大器利用其中阻抗在不同功率放大器偏置条件下改变的阻抗匹配电路以便优化两种工作模式下的电流消耗，并且对于便携式应用，功率效率高。需要注意的是，在优选实施例中，即使在HP模式下，传递到第二功率路径的功率也比传递到第一功率路径的功率高。
具有降低功率电流消耗模式功率放大器

[发明专利]为MOSFET开关降低插入损耗并提供掉电保护的方法-CN200780012770.6有效
发明人： M·J·米斯克;J·斯图兹 -专利权人： 快捷半导体有限公司
申请日： 2007-02-08 - 公布日： 2009-04-29 - 主分类号： H03K17/06 文献下载
摘要：公开了包括单个或并联相反极性FET的FET开关，该开关具有从内部功率轨驱动的阱。在一种情况下，该内部功率轨通过其它驱动FET开关逻辑耦接到正电源或信号电平中较高的一个，其中PMOS FET开关的阱将不允许漏极/源极到阱的二极管被正向偏置。在第二种情况下，第二功率轨逻辑耦接到输入信号或地中较低的一个，其中NMOS FET的阱将不允许漏极/源极到阱的二极管被正向偏置。
mosfet 开关降低插入损耗提供掉电保护方法

[发明专利]使用单向强电流的双输出差分线路驱动器-CN200780004591.8有效
发明人： S·M·马卡卢索 -专利权人： 快捷半导体有限公司
申请日： 2007-01-22 - 公布日： 2009-03-18 - 主分类号： H04L25/02 文献下载
摘要：开关盒被堆叠以共用来自电源的公共电流。电源可以是电流源、电压源或者这些电源的组合。在优选实施例中，在开关盒中的晶体管开关可以通过不同极性的晶体管被并联，这些晶体管将表现出更好的平衡性，并且使输出信号对称。电容器可被用来平滑残留噪声电压信号。
使用单向电流输出线路驱动器

[发明专利]大供电范围的差动线路驱动器-CN200680027203.3有效
发明人： S·M·马卡卢索 -专利权人： 快捷半导体有限公司
申请日： 2006-07-17 - 公布日： 2009-03-11 - 主分类号： H03K17/16 文献下载
摘要：具有补充电流源(N3，N4；P3，P4)的差动传输线路驱动器，其克服当该驱动器的逻辑状态被切换时的切换异常和电磁问题。在逻辑转换的过程中，被引向该驱动器的输出端(out P，out M)的电源(P1，P2；N1，N2)可能被阻止传送它的电流。本发明提供一补充电流，其在该转换周期中被激活以提供缺失的电流。本发明揭示的内容还详述了一种保持稳态共模输出电平的共模电路，以便在该驱动器的电源供给改变时帮助控制电磁干扰问题。
供电范围差动线路驱动器

[发明专利]无辅助、低触发电压和高维持电压的SCR-CN200810109274.9有效
发明人：楼立芳;J·R·蔡平;D·洛宾逊－哈赫 -专利权人： 快捷半导体有限公司
申请日： 2008-04-10 - 公布日： 2008-10-15 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种保护性SCR集成电路装置，其建立在邻接的N阱和P阱上且限定了阳极和阴极。除阳极和阴极的接触结构之外，该装置具有桥接于该N阱和该P阱的n型叠层(N+/ESD)结构，以及在该P阱中的p型叠层(P+/PLDD)结构。n型叠层结构和p型叠层结构的分离提供了低触发电压，其与其他物理尺寸和处理参数一起提供了相对高的维持电压。在具体实施方式中，触发电压可为大约8V，同时表明维持电压可通过该n型叠层的横向尺寸控制为大约5－7V。
辅助触发电压维持 scr

[发明专利]使ESD电容线性化的方法-CN200680033916.0有效
发明人：迈伦·米斯克;大卫·莫里尔 -专利权人： 快捷半导体有限公司
申请日： 2006-08-24 - 公布日： 2008-10-08 - 主分类号： H01L27/02 文献下载
摘要：披露了具有向电力轨和接地放电的用于IC的输入/输出垫盘的ESD保护电路。将ESD电路与NMOS和PMOS晶体管一起配置，NMOS和PMOS晶体管跟其与垫盘相连的漏一起配置。然而，漏电容具有彼此补偿或抵消的电压灵敏度，并且通过适当的尺寸确定，可以在给定电压范围内使垫盘上的电容载荷基本上保持恒定。通过提供到电力轨的放电路径，可以将ESD电路设计得可以更加忍受电力轨上的过电压。
esd 电容线性化方法

[发明专利]不使用PLL产生串行时钟的方法和装置-CN200680033998.9有效
发明人： D·P·莫里尔 -专利权人： 快捷半导体有限公司
申请日： 2006-08-24 - 公布日： 2008-09-10 - 主分类号： H04L25/40 文献下载
摘要：一种输出串行数据而不使用PLL的时钟电路。时钟是设计成以稍微高于保持数据所需频率的频率开始的VCO。测量时钟的频率，并且如果频率太高或太低，改变VCO的DC控制电压从而将VCO频率带回到起始频率。时钟计数器、保持寄存器、比较器和D/A形成围绕VCO的反馈路径。另外，字边界发生器用来限定各个数据字。字边界由在存在数据位转换时字时钟转换的不存在形成。可以使用高/低阈值，其中在改变到VCO的DC控制电压之前，如测量的VCO频率必须越过阈值。
使用 pll 产生串行时钟方法装置