专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN202311099723.7在审
  • 丁琦;彭路露;李仁雄;黄俊;何坤芹 - 联合微电子中心有限责任公司
  • 2023-08-29 - 2023-10-20 - H01L23/522
  • 本公开提供了一种半导体装置,其包括:电容器,设置在后段工艺(BEOL)层中;以及电感器,设置在后段工艺层上方的远后段工艺(Far‑BEOL)层中,其中,电感器堆叠在电容器上方并且电连接到电容器。根据本公开的半导体装置实现了电容器和电感器的单芯片堆叠集成,其中电容器和电感器可以占用相同的芯片面积,从而能够获得设计紧凑、高集成度、制造工艺简单等技术效果。
  • 半导体装置
  • [发明专利]半导体装置-CN202211636914.8在审
  • 黄俊;彭路露;李仁雄;丁琦;何坤芹 - 联合微电子中心有限责任公司
  • 2022-12-16 - 2023-06-13 - H01L29/78
  • 本公开提供了一种半导体装置,其包括P型衬底;设置在P型衬底上的N型埋层,以及设置在N型埋层上的LDMOS器件,其中LDMOS器件包括:N型源接触区和与N型源接触区邻接的P型体接触区,二者设置在P型阱中;N型漏接触区,设置在高压N型阱中,高压N型阱邻接P型阱;栅介质,从N型源接触区的上表面延伸到高压N型阱的上表面;以及多个第一LOCOS结构,设置在高压N型阱的上表面上,多个第一LOCOS结构具有条形形状并且沿其宽度方向彼此平行地依次排列在栅介质和N型漏接触区之间。根据本公开的半导体装置具有高击穿电压、低比导通电阻和高开关速度的优点。
  • 半导体装置
  • [发明专利]半导体装置及其制备方法-CN202211527432.9在审
  • 李仁雄;黄俊;丁琦;彭路露;宁宁 - 联合微电子中心有限责任公司
  • 2022-11-30 - 2023-04-21 - H10B53/30
  • 本发明提供一种半导体装置及其制备方法,在器件中加入负电容结构,实现了一种将逻辑器件与闪存结构在同一工艺平台制造的制备方法,具有设计和工艺简单,制造成本低的优点。本发明通过控制相应器件栅氧层和负电容介质层的厚度,控制嵌入式快闪存储器、逻辑核心器件及输入输出器件的等效负电容值的范围,可以使得所述嵌入式快闪存储器被控制工作在双稳态区域,从而实现稳定的闪存储存功能,所述逻辑核心器件和输入输出器件被控制工作在无迟滞态区域,从而实现逻辑器件功能。
  • 半导体装置及其制备方法
  • [发明专利]OPC前对虚拟图形进行优化的方法及掩膜版的制作方法-CN202211527515.8在审
  • 吴青;彭路露;乔妍;李汪国;宁宁 - 联合微电子中心有限责任公司
  • 2022-11-30 - 2023-04-04 - G03F1/36
  • 本发明提供一种OPC前对虚拟图形进行优化的方法,包括以下步骤:提供一包括三个相互平行且沿预定方向依次并间隔设置的第一、第二及第三多晶硅图形的多晶硅层的原始设计图形;识别原始设计图形并获取第一、第二及第三多晶硅图形的尺寸信息;基于获取的第一、第二及第三多晶硅图形的尺寸信息调整第二多晶硅图形的尺寸、第一及第三多晶硅图形的位置以得到修正图形。本发明还提供一种掩膜版的制作方法,在前述优化方法基础上实现。本发明通过在OPC前对虚拟图形进行优化后得到优化图形后再进行适当校正,避免在执行完OPC后发现不理想图形后再对图形进行修复,提高操作的灵活性以及降低OPCV漏抓图形导致的风险,提高产品良率及性能稳定性。
  • opc虚拟图形进行优化方法掩膜版制作方法
  • [发明专利]半导体装置-CN202211622976.3在审
  • 黄俊;彭路露;李仁雄;丁琦;何坤芹 - 联合微电子中心有限责任公司
  • 2022-12-16 - 2023-03-21 - H01L29/06
  • 本公开提供了一种半导体装置,其包括P型衬底、设置在P型衬底上的N型埋层以及设置在N型埋层上的LDMOS器件。LDMOS器件包括:N型源接触区和与N型源接触区邻接的P型体接触区;源电极,设置在N型源接触区和P型体接触区上;N型漏接触区;漏电极,设置在N型漏接触区上;栅介质,从N型源接触区的上表面延伸到N型漏接触区的上表面并且邻接漏电极;半导体层,设置在栅介质上,半导体层的边缘与栅介质的边缘对准,半导体层包括在靠近源电极的一侧形成的栅接触区;以及栅电极,设置在栅接触区上,半导体层具有使栅介质暴露的开口区域。根据本公开的半导体装置具有高击穿电压、低比导通电阻和高开关速度的优点。
  • 半导体装置
  • [发明专利]一种高压MOSFET器件及其制作方法-CN202211525792.5在审
  • 潘伯津;朱克宝;李仁雄;彭路露;宁宁 - 联合微电子中心有限责任公司
  • 2022-11-30 - 2023-03-07 - H01L21/336
  • 本发明提供一种高压MOSFET器件及其制作方法,该方法包括以下步骤:形成第一堆叠结构、第二堆叠结构于半导体层上,第一堆叠结构位于高压区并包括层叠的高压区栅氧化层与第一硬掩膜层,第二堆叠结构位于核心区并包括层叠的核心区栅氧化层、多晶硅伪栅极层及第二、第三硬掩膜层;形成侧壁保护层;形成研磨停止层及第一层间介质层并减薄直至显露高压区栅氧化层、多晶硅伪栅极层的顶面;替换多晶硅伪栅极以得到核心区金属栅并对其进行CMP;形成补偿氧化层及高压区金属栅。本发明在将多晶硅伪栅极替代为金属栅极后,高压区与核心区的膜层高度相差不大,不会影响核心区金属栅CMP的负载,且后续通过重新铺设补偿氧化层可以补齐高压区需求的EOT。
  • 一种高压mosfet器件及其制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top